EA 32523B1 20190628 Номер и дата охранного документа [PDF] EAPO2019\PDF/032523 Полный текст описания EA201700003 20161110 Регистрационный номер и дата заявки EAB1 Код вида документа [PDF] eab21906 Номер бюллетеня [**] СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ЧЕТЫРЕ Название документа [8] G06F 7/42 Индексы МПК [BY] Супрун Валерий Павлович, [BY] Замулов Николай Сергеевич Сведения об авторах [BY] БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ (БГУ) Сведения о патентообладателях [BY] БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ (БГУ) Сведения о заявителях
 

Патентная документация ЕАПВ

 
Запрос:  ea000032523b*\id

больше ...

Термины запроса в документе

Реферат

[RU]

1. Сумматор унитарных кодов по модулю четыре, содержащий первый, второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход i-го из которых, где i = 1,2,3,4, соединен с выходом сумматора "равно i-1", вход сумматора "равно нулю" первого операнда соединен с первым инверсным входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно двум" первого операнда соединен с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно трем" первого операнда соединен со вторым и третьим входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно нулю" второго операнда соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со вторым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно единице" второго операнда соединен со вторым инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно двум" второго операнда соединен со вторым инверсным входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно трем" второго операнда соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, со вторым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.


Полный текст патента

(57) Реферат / Формула:

1. Сумматор унитарных кодов по модулю четыре, содержащий первый, второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход i-го из которых, где i = 1,2,3,4, соединен с выходом сумматора "равно i-1", вход сумматора "равно нулю" первого операнда соединен с первым инверсным входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно двум" первого операнда соединен с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно трем" первого операнда соединен со вторым и третьим входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно нулю" второго операнда соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со вторым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно единице" второго операнда соединен со вторым инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно двум" второго операнда соединен со вторым инверсным входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно трем" второго операнда соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, со вторым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.


Евразийское
патентное
ведомство
032523 (13) B1
(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ЕВРАЗИЙСКОМУ ПАТЕНТУ
(45) Дата публикации
и выдачи патента: 2019.06.28
(51) Int. Cl. G06F 7/42 (2006.01)
(21) Номер заявки:
(22) Дата подачи:
201700003
2016.11.10
(54) СУММАТОР УНИТАРНЫХ КОДОВ ПО МОДУЛЮ ЧЕТЫРЕ
(43) 2018.05.31
(9б) 2016/EA/0087 (BY) 2016.11.10
(71) (73) Заявитель и патентовладелец:
БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ (БГУ) (BY)
(72) Изобретатель:
Супрун Валерий Павлович, Замулов
Николай Сергеевич (BY)
(56) BY-C1-16188 BY-C1-10834 RU-C1-2018931 US-A-5805491
(57) Предполагаемое изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов. Сумматор унитарных кодов по модулю четыре содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, семь входов и четыре выхода. Сложность сумматора (по числу входов логических элементов) равна 32, а быстродействие, определяемое глубиной схемы, составляет т, где т - задержка на один логический элемент. Сумматор унитарных кодов по модулю четыре работает следующим образом. На входы сумматора поступают разряды "равно нулю", "равно двум", "равно трем" унитарного двоичного кода первого операнда А = (а0, а1, а2, а3) и разряды "равно нулю", "равно единице", "равно двум", "равно трем" унитарного двоичного кода второго операнда B = (b0, b1, b2, b3), где а0, а1, а2, а3, b0, b1, b2, b3e{0,1}. При этом ak=1 и bk=1 тогда и только тогда, когда A = k(mod 4) и В = k(mod 4), где k = 0, 1, 2, 3. На выходах сумматора формируется унитарный двоичный код результата выполнения операции A + B = S (mod 4), где S = (s0, s1, s2, s3) и s0, s1, s2, s3e {0,1}. Причем здесь sk=1 тогда и только тогда, когда А + В = k (mod 4), где k = 0, 1, 2, 3.
Предполагаемое изобретение относится к области вычислительной техники и микроэлектроники и может быть использовано для построения средств аппаратурного контроля и цифровых устройств, работающих в системе остаточных классов.
Известен сумматор по модулю четыре, содержащий элемент И, два элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, четыре входа и два выхода [1]. Сумматор предназначен для реализации арифметической операции A + B = S (mod 4).
Недостатком известного сумматора является низкие функциональные возможности, поскольку сумматор не позволяет вычислять операцию A + B = S (mod 4) в унитарных кодах.
Наиболее близким по функциональным возможностям и конструкции техническим решением к предлагаемому сумматору является сумматор унитарных кодов по модулю три, который содержит три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом два, пять входов и три выхода [2]. Сложность сумматора (по числу входов логических элементов) равна 12, а быстродействие составляет т, где т - задержка на логический элемент.
Недостатком сумматора-прототипа являются низкие функциональные возможности, поскольку сумматор не позволяет вычислять операцию A + B = S (mod 4).
Предполагаемое изобретение направлено на решение следующей технической задачи: расширение функциональных возможностей сумматора унитарных кодов по модулю три.
Сумматор унитарных кодов по модулю четыре содержит первый, второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход i-го из которых, где i = 1,2,3,4, соединен с выходом сумматора "равно i-1".
Вход сумматора "равно нулю" первого операнда соединен с первым инверсным входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Вход сумматора "равно двум" первого операнда соединен с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Вход сумматора "равно трем" первого операнда соединен со вторым и третьим входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Вход сумматора "равно нулю" второго операнда соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со вторым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Вход сумматора "равно единице" второго операнда соединен со вторым инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Вход сумматора "равно двум" второго операнда соединен со вторым инверсным входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Вход сумматора "равно трем" второго операнда соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, со вторым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Основной технический результат предполагаемого изобретения заключается в повышении функциональных возможностей сумматора унитарных кодов по модулю три. Названный эффект достигается путем использования логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и изменением соединений между элементами логической схемы сумматора.
На чертеже (фигура) представлена схема сумматора унитарных кодов по модулю четыре. Сумматор содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три 1, 2, 3 и 4, семь входов 5 ... 11 и четыре выхода 12, 13, 14 и 15.
Сумматор унитарных кодов по модулю четыре работает следующим образом.
На входы 5, 6 и 7 сумматора поступают разряды "равно нулю", "равно двум" и "равно трем" унитарного двоичного кода первого операнда А = (а0,а1,а2,а3), на входы 8, 9, 10 и 11 - разряды "равно нулю", "равно единице", "равно двум" и "равно трем" унитарного двоичного кода второго операнда B = (b0,bbb2,b3), где аo,аl,а2,аз,bo,bl,b2,bз?{0,1}.
При этом ak = 1 и bk = 1 тогда и только тогда, когда А = k (mod 4) и В = k (mod 4), где k = 0,1,2,3.
На выходах 12, 13, 14 и 15 сумматора формируется унитарный двоичный код результата выполнения операции A + B = S (mod 4), где S = (s0,s1,s2,s3) и s0,sbs2,s3e{0,1}. Здесь sk=1 тогда и только тогда, когда А + В = k (mod 4), где k = 0,1,2,3.
Логические функции S0, S1, S2, S3, реализуемые на выходах сумматора унитарных кодов по модулю четыре, представлены посредством таблицы истинности (таблица).
Логическая схема сумматора (фигура) синтезирована на основе применения следующих аналитиче
ских представлений логических функций S0,SbS2,S3:
1, если а0 +а2 + 2а3 + 2b0 +b} +Ь3 =3, 0-е противном случае,
1, если а0+а2 + 2а3 + Ь0 + 2^ + 62 = 3, 0-е противном случае,
1, еа/ш <я0 + <з2 + 2 <з3 + ^ + 2 &2 + Ьъ =3, 0-е противном случае,
1, если я0 + я2 + 2 <3з + Ь0 + Ъ2 + 2Ь3 = 3, 0-е противном случае.
Основным достоинством сумматора унитарных кодов по модулю четыре являются широкие функциональные возможности. Кроме того, заявляемый сумматор имеет высокое быстродействие, определяемое глубиной логической схемы.
Источники информации, принятые во внимание при экспертизе.
1. Патент РБ 19494, МПК G 06 F 7/38, БИ № 5 (106), 2015, с. 88.
2. Патент РБ 16367, МПК G 06 F 7/38, БИ № 5 (88), 2012, с. 147 (прототип).
ФОРМУЛА ИЗОБРЕТЕНИЯ
Сумматор унитарных кодов по модулю четыре, содержащий первый, второй, третий и четвертый элементы ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, выход i-го из которых, где i = 1,2,3,4, соединен с выходом сумматора "равно вход сумматора "равно нулю" первого операнда соединен с первым инверсным входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно двум" первого операнда соединен с первым входом i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно трем" первого операнда соединен со вторым и третьим входами i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно нулю" второго операнда соединен с четвертым и пятым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с четвертым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и со вторым инверсным входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно единице" второго операнда соединен со вторым инверсным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно двум" второго операнда соединен со вторым инверсным входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, с пятым и шестым входами третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с четвертым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, вход сумматора "равно трем" второго операнда соединен с шестым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три, со вторым инверсным входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три и с пятым и шестым входами четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ с порогом три.
Евразийская патентная организация, ЕАПВ Россия, 109012, Москва, Малый Черкасский пер., 2
032523
- 1 -
032523
- 1 -
032523
- 1 -
032523
- 1 -
032523
- 1 -
032523
- 1 -
032523
- 1 -
032523
- 1 -
032523
- 3 -
032523
- 4 -