|
|
больше ...
Термины запроса в документе
Реферат
[RU] В данном документе раскрыта схема GOA (драйвера затвора на матрице) для LCD (жидкокристаллического дисплейного) устройства. LCD-устройство содержит множество линий развертки. Схема GOA содержит множество блоков GOA, упорядоченных в каскад. Блок GOA (n)-го уровня заряжает соответствующую линию развертки. Блок GOA (n)-го уровня содержит схему сохранения понижения, схему повышения, схему ускоряющего конденсатора, схему понижения и схему синхронизации. Для повышения устойчивости работы точки сигнала затвора и сокращения количества используемых TFT-транзисторов схема сохранения понижения содержит первый TFT (тонкопленочный транзистор), второй TFT, третий TFT и четвертый TFT. 
Полный текст патента
(57) Реферат / Формула:
В данном документе раскрыта схема GOA (драйвера затвора на матрице) для LCD (жидкокристаллического дисплейного) устройства. LCD-устройство содержит множество линий развертки. Схема GOA содержит множество блоков GOA, упорядоченных в каскад. Блок GOA (n)-го уровня заряжает соответствующую линию развертки. Блок GOA (n)-го уровня содержит схему сохранения понижения, схему повышения, схему ускоряющего конденсатора, схему понижения и схему синхронизации. Для повышения устойчивости работы точки сигнала затвора и сокращения количества используемых TFT-транзисторов схема сохранения понижения содержит первый TFT (тонкопленочный транзистор), второй TFT, третий TFT и четвертый TFT.
Евразийское (2D 201890951 (13) А1
патентное
ведомство
(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ЕВРАЗИЙСКОЙ ЗАЯВКЕ
(43) Дата публикации заявки (51) Int. Cl. G09G 3/36 (2006.01)
2018.09.28
(22) Дата подачи заявки 2015.12.30
(54) ЖИДКОКРИСТАЛЛИЧЕСКОЕ ДИСПЛЕЙНОЕ УСТРОЙСТВО И СХЕМА GOA
201510757936.3
2015.11.09
(31) (32)
(33) CN
(86) PCT/CN2015/099675
(87) WO 2017/080082 2017.05.18
(71) Заявитель: ШЭНЬЧЖЭНЬ ЧАЙНА СТАР ОПТОЭЛЕКТРОНИКС ТЕКНОЛОДЖИ КО., ЛТД. (CN)
(72) Изобретатель: Ду Пэн (CN)
(74) Представитель:
Носырева Е.Л. (RU)
(57) В данном документе раскрыта схема GOA (драйвера затвора на матрице) для LCD (жидкокристаллического дисплейного) устройства. LCD-устройство содержит множество линий развертки. Схема GOA содержит множество блоков GOA, упорядоченных в каскад. Блок GOA (и)-го уровня заряжает соответствующую линию развертки. Блок GOA (и)-го уровня содержит схему сохранения понижения, схему повышения, схему ускоряющего конденсатора, схему понижения и схему синхронизации. Для повышения устойчивости работы точки сигнала затвора и сокращения количества используемых TFT-транзисторов схема сохранения понижения содержит первый TFT (тонкопленочный транзистор), второй TFT, третий TFT и четвертый TFT.
P17347154EA
ЖИДКОКРИСТАЛЛИЧЕСКОЕ ДИСПЛЕЙНОЕ УСТРОЙСТВО
И СХЕМА GOA
ПРЕДПОСЫЛКИ ИЗОБРЕТЕНИЯ
Область техники, к которой относится изобретение
[1] Настоящее изобретение относится к области жидкокристаллических
дисплейных (LCD) устройств и, в частности, к схеме драйвера затвора на матрице (Gate driver On Array, GOA).
Описание предшествующего уровня техники
[2] С ростом популярности конструкции с узкой рамкой периферийное
пространство конструкции панели постепенно сужается. В традиционной конструкции схемы GOA высота разводки соединений схемы GOA на каждом из уровней является такой же, как размер соответствующего пикселя; широкое распространение получают продукты с плотностью 4к или более пикселей на дюйм, и соответственно уменьшается высота разводки соединений для схемы GOA. Поскольку высота разводки соединений ограничена, разводка соединений компенсируется лишь за счет большей ширины, что является неблагоприятным для конструкции с узкой рамкой.
[3] Точка Q(n) сигнала затвора является чрезвычайно важным
напряжением в схеме GO А: когда потенциал точки Q(n) сигнала затвора является высоким, схема GOA находится во включенном состоянии вывода; когда потенциал точки Q(n) сигнала затвора является низким, схема GOA находится в отключенном состоянии, и ее вывод соответствует такому же низкому потенциалу, как у точки Q(n) сигнала затвора.
[4] Обратимся к фиг. 1, на которой показано конструктивное изображение
схемы 10 GO А предшествующего уровня техники. Схема 10 GO А содержит множество блоков 15 GOA, упорядоченных друг с другом в каскад. Блок GOA (п)-го уровня заряжает соответствующую линию развертки. (п)-й блок GOA содержит схему 100 синхронизации, схему 200 понижения, схему 300 ускоряющего конденсатора, схему 400 повышения и схему 500 сохранения понижения. Базовая конструкция схемы состоит из схемы 100 синхронизации, схемы 200 понижения, схемы 300 ускоряющего конденсатора и схемы 400 повышения. Базовая конструкция схемы содержит четыре тонкопленочных транзистора (TFT) и один конденсатор. Однако из-за проблем с надежностью аморфного кремния, в дополнение к базовой конструкции схемы необходима схема 500 сохранения понижения. Основной функцией схемы 500 сохранения понижения является поддержка понижения, гарантирующая, что вывод схемы GOA и точка Q(n) сигнала затвора имеют низкий потенциал, в то время как затворная шина отключена, для повышения надежности схемы GOA во время ее работы.
[5] В традиционной конструкции предусмотрены две схемы поддержки
понижения, и они используются для понижения точки Q(n) сигнала затвора, в то время как схема GOA отключена, для того чтобы обеспечить то, что точка Q(n) сигнала затвора будет оставаться с низким потенциалом, для обеспечения нормальной работы панелей и повышения надежности. Обычно опорная схема понижения состоит из большего количества TFT-транзисторов; эти TFT-транзисторы также занимают больше места, что является неблагоприятным для конструкции с узкой рамкой. Указанные две схемы поддержки понижения описаны при помощи фиг. 2.
[6] Обратимся к фиг. 2 и фиг. 3. На фиг. 2 показано конструктивное
изображение другой схемы 20 GOA предшествующего уровня техники. На фиг. 3 показана осциллограмма (диаграмма сигналов) схемы GO А, показанной на фиг. 2. Разница между фиг. 2 и фиг. 1 заключается в том, что схема 500 сохранения понижения содержит первую схему 510 поддержки понижения и вторую схему
520 поддержки понижения. Управление первой схемой 510 поддержки понижения и второй схемой 520 поддержки понижения осуществляется, соответственно, при помощи двух низкочастотных сигналов LC1 и LC2, что, в свою очередь, приводит к тому, что первая схема 510 поддержки понижения и вторая схема 520 поддержки понижения действуют в разные промежутки времени с целью обеспечения низкого потенциала схемы GOA и точки Q(n) сигнала затвора, когда затворная шина отключена. Потенциалы низкочастотного сигнала LC1 и низкочастотного сигнала LC2 противоположны. Когда низкочастотный сигнал LC1 имеет высокий потенциал, низкочастотный сигнал LC2 имеет низкий потенциал, и действие понижения потенциала осуществляется первой схемой 510 поддержки понижения. После некоторого количества кадров низкочастотный сигнал LC1 переключается на низкий потенциал, а низкочастотный сигнал LC2 переключается на высокий потенциал, и действие понижения потенциала осуществляется второй схемой 520 поддержки понижения. Схема 500 сохранения понижения может иметь и другую конфигурацию. На фиг. 3 показано использование шести уровней сигналов CK для работы с двумя низкочастотными сигналами LC1 и LC2, которые меняются местами после, приблизительно, 100 кадров с целью генерирования соответствующих сигналов G(n) затвора. На фиг. 2 показана важная особенность, которая заключается в том, что каждый уровень схемы GOA соответствует выводу одной затворной шине G(n). Когда панель применяется в конструкции с высокой разрешающей способностью, количество затворных шин будет чрезвычайно сильно увеличиваться; соответственно будет увеличиваться максимальная высота, занимаемая каждым из уровней схемы GO А, поэтому при конструктивном исполнении возникает необходимость в увеличении ширины области разводки соединений; таким образом, граничная область панели будет расширена; иными словами, ширину граничной области необходимо будет увеличить с целью изыскания дополнительного места для разводки соединений; и это является неблагоприятным для конструкции с узкой рамкой в соответствии с общей тенденцией.
[7] Поэтому существует потребность в создании LCD-устройства и схемы
GOA для решения данной технической проблемы.
КРАТКОЕ ОПИСАНИЕ ИЗОБРЕТЕНИЯ
[8] Целью настоящего изобретения является предоставление схемы GOA
для LCD-устройства.
[9] Для достижения вышеуказанной цели, настоящее изобретение
предусматривает схему GOA для LCD-устройства. Это LCD-устройство содержит множество линий развертки. Схема GOA содержит множество блоков GOA, упорядоченные друг с другом в каскад в виде множества уровней блоков GOA. Блок GOA (п)-го уровня заряжает соответствующую линию развертки. Блок GOA (п)-го уровня содержит схему сохранения понижения, схему повышения, схему ускоряющего конденсатора, схему понижения и схему синхронизации.
[10] Схема сохранения понижения используется для соединения с точкой
сигнала затвора. Схема повышения используется для соединения со схемой сохранения понижения через точку сигнала затвора. Схема ускоряющего конденсатора используется для соединения со схемой повышения через точку сигнала затвора. Схема понижения используется для соединения со схемой ускоряющего конденсатора через точку сигнала затвора. Схема синхронизации используется для соединения со схемой понижения через точку сигнала затвора и линию развертки, и она используется для приема синхронизирующего сигнала.
[11] Схема сохранения понижения, схема ускоряющего конденсатора и
схема понижения соединены с источником низкого напряжения постоянного тока.
[12] Схема сохранения понижения содержит первый TFT (тонкопленочный
транзистор), второй TFT, третий TFT и четвертый TFT.
[13] Первый TFT содержит первую управляющую клемму, соединенную с
точкой ввода сигнала, и вторую выходную клемму, соединенную с источником низкого напряжения постоянного тока. Второй TFT содержит вторую управляющую клемму, соединенную с первой входной клеммой первого TFT, вторую входную клемму, соединенную с источником низкого напряжения постоянного тока, и вторую выходную клемму, соединенную с точкой вывода сигнала. Третий TFT содержит третью управляющую клемму, третью выходную клемму и третью входную клемму, причем третья управляющая клемма и третья выходная клемма соединены с источником высокого напряжения постоянного тока, и третья входная клемма соединена с первой входной клеммой. Четвертый TFT содержит четвертую управляющую клемму, соединенную с точкой сигнала затвора, четвертый выход, соединенный с третьей управляющей клеммой, и четвертую входную клемму, соединенную с точкой вывода сигнала, причем точка вывода сигнала соединена с точкой сигнала затвора.
[14] В одном из предпочтительных вариантов осуществления схема
синхронизации содержит пятый TFT и шестой TFT. Пятый TFT содержит пятую управляющую клемму, соединенную с точкой сигнала затвора, пятую входную клемму, принимающую синхронизирующий сигнал, и пятую выходную клемму, соединенную с линией развертки. Шестой TFT содержит шестую управляющую клемму, соединенную с точкой сигнала затвора, шестую входную клемму, принимающую синхронизирующий сигнал, и шестую выходную клемму, выводящую пусковой сигнал (п)-го уровня.
[15] В одном из предпочтительных вариантов осуществления схема
ускоряющего конденсатора содержит первый конденсатор и седьмой TFT. Первый конденсатор содержит две клеммы, соединенные с точкой сигнала затвора и с линией развертки. Седьмой TFT содержит седьмую управляющую клемму, принимающую сигнал сброса, седьмую входную клемму, соединенную с источником низкого напряжения постоянного тока, и седьмую выходную клемму, принимающую линию развертки.
[16] В одном из предпочтительных вариантов осуществления, схема
повышения содержит восьмой TFT. Восьмой TFT содержит восьмую управляющую клемму, принимающую пусковой сигнал (п-З)-го уровня, восьмую входную клемму, соединенную с восьмой управляющей клеммой, и восьмую выходную клемму, соединенную с точкой сигнала затвора.
[17] В одном из предпочтительных вариантов осуществления схема
понижения содержит девятый TFT и десятый TFT. Девятый TFT содержит девятую управляющую клемму, принимающую пусковой сигнал (п+3)-го уровня, девятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой сигнала затвора. Десятый TFT содержит десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией развертки.
[18] В одном из предпочтительных вариантов осуществления схема
понижения содержит девятый TFT, десятый TFT, одиннадцатый TFT и двенадцатый TFT. Девятый TFT содержит девятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой сигнала затвора. Десятый TFT содержит десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией развертки. Одиннадцатый TFT содержит одиннадцатую управляющую клемму, принимающую сигнал прямой развертки, одиннадцатую входную клемму, принимающую пусковой сигнал (п+3)-го уровня, и одиннадцатую выходную клемму, соединенную с десятой управляющей клеммой. Двенадцатый TFT содержит двенадцатую управляющую клемму, принимающую сигнал обратной развертки, двенадцатую входную клемму, принимающую пусковой сигнал (п-З)-го уровня, и двенадцатую выходную клемму, соединенную с одиннадцатой выходной клеммой.
[19] В одном из предпочтительных вариантов осуществления схема
повышения содержит тринадцатый TFT и четырнадцатый TFT. Тринадцатый TFT содержит тринадцатую управляющую клемму, принимающую сигнал прямой развертки, тринадцатую входную клемму, принимающую пусковой сигнал (п-З)-го уровня, и тринадцатую выходную клемму, соединенную с точкой сигнала затвора. Четырнадцатый TFT содержит четырнадцатую управляющую клемму, принимающую сигнал обратной развертки, четырнадцатую входную клемму, принимающую пусковой сигнал (п+3)-го уровня, и четырнадцатую выходную клемму, соединенную с тринадцатой выходной клеммой.
[20] В одном из предпочтительных вариантов осуществления точка вывода
сигнала соединяется с точкой ввода сигнала.
[21] В одном из предпочтительных вариантов осуществления
LCD-устройство содержит вышеописанную схему GOA.
[22] В настоящем изобретении конструкция схемы GOA оптимизирована
путем соединения схемы, поддерживающей потенциал, с точкой Q(n) сигнала затвора для замещения схемы понижения предшествующего уровня техники. Когда точка Q(n) сигнала затвора имеет высокий потенциал или низкий потенциал, точка Q(n) сигнала затвора способна поддерживать этот высокий или низкий потенциал при помощи указанной схемы, поддерживающей потенциал. Это является преимущественным для конструкции с узкой рамкой в соответствии с общей тенденцией за счет уменьшения пространства, занимаемого схемой GO А, без воздействия на надежность работы схемы GOA.
КРАТКОЕ ОПИСАНИЕ ГРАФИЧЕСКИХ МАТЕРИАЛОВ
[23] На фиг. 1 показано конструктивное изображение схемы GOA
предшествующего уровня техники;
[24] на фиг. 2 показано конструктивное изображение другой схемы GOA
предшествующего уровня техники;
[25] на фиг. 3 показаны осциллограммы схемы GO А, показанной на фиг. 2;
[26] на фиг. 4 показано конструктивное изображение схемы GOA согласно
первому предпочтительному варианту осуществления настоящего изобретения;
[27] на фиг. 5 показана осциллограмма схемы GO А, показанной на фиг. 4;
[28] на фиг. 6 показано конструктивное изображение схемы GOA согласно
второму предпочтительному варианту осуществления настоящего изобретения;
[29] на фиг. 7 показана осциллограмма прямой развертки схемы GOA,
показанной на фиг. 6;
[30] на фиг. 8 показана осциллограмма обратной развертки схемы GOA,
показанной на фиг. 6; и
[31] на фиг. 9 показана схема LCD-устройства согласно настоящему
изобретению.
ПОДРОБНОЕ ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ
[32] Следующее описание каждого варианта осуществления со ссылкой на
сопроводительные графические материалы используется для представления в качестве примера конкретных вариантов осуществления, которые могут быть реализованы в настоящем изобретении. Термины, определяющие направление, упомянутые в настоящем изобретении, такие как "сверху", "снизу", "спереди", "сзади", "слева", "справа", "внутри", "снаружи", "сбоку" и т. д., используются только со ссылкой на ориентацию сопроводительных графических материалов. Следовательно, используемые термины, определяющие направление, предназначены для пояснения, а не ограничения настоящего изобретения. На графических материалах блоки с подобными структурами отмечены одинаковыми обозначениями.
[33] На фиг. 4 показано конструктивное изображение схемы GOA согласно
первому предпочтительному варианту осуществления настоящего изобретения. Схема 30 GO А содержит множество блоков 35 GO А, упорядоченных друг с другом в каскад в виде множества уровней блоков 35 GOA. Блок 35 GOA (п)-го уровня заряжает соответствующую линию G(n) развертки. Блок 35 GOA (п)-го уровня содержит схему 500 сохранения понижения, схему 400 повышения, схему 300 ускоряющего конденсатора, схему 200 понижения и схему 100 синхронизации.
[34] Схема 500 сохранения понижения используется для соединения с
точкой Q(n) сигнала затвора. Схема 400 повышения используется для соединения со схемой 500 сохранения понижения через точку Q(n) сигнала затвора. Схема 300 ускоряющего конденсатора используется для соединения со схемой 400 повышения через точку Q(n) сигнала затвора. Схема 200 понижения используется для соединения со схемой 300 ускоряющего конденсатора через точку Q(n) сигнала затвора. Схема 100 синхронизации используется для соединения со схемой 200 понижения через точку Q(n) сигнала затвора и линию G(n) развертки, и она используется для приема синхронизирующего сигнала СК.
[35] Схема 500 сохранения понижения, схема 400 повышения, схема 300
ускоряющего конденсатора, схема 200 понижения и схема 100 синхронизации соединены с точкой Q(n) сигнала затвора.
[36] Схема 500 сохранения понижения, схема 300 ускоряющего
конденсатора и схема 200 понижения соединены с источником VSS низкого напряжения постоянного тока.
[37] Схема 500 сохранения понижения содержит первый TFT
(тонкопленочный транзистор) Т1, второй TFT Т2, третий TFT ТЗ и четвертый TFT Т4.
[38] Первый TFT Т1 содержит первую управляющую клемму,
соединенную с точкой Vin ввода сигнала, и первую входную клемму,
соединенную с источником VSS низкого напряжения постоянного тока. Второй TFT Т2 содержит вторую управляющую клемму, соединенную с первой входной клеммой первого TFT Т1, вторую входную клемму, соединенную с источником VSS низкого напряжения постоянного тока, и вторую выходную клемму, соединенную с точкой Vout вывода сигнала. Третий TFT ТЗ содержит третью управляющую клемму, третью выходную клемму и третью входную клемму; причем третья управляющая клемма и третья выходная клемма соединены с источником VDD высокого напряжения постоянного тока, и третья входная клемма соединена с первой входной клеммой. Четвертый TFT Т4 содержит четвертую управляющую клемму, соединенную с точкой Q(n) сигнала затвора, четвертую выходную клемму, соединенную с третьей управляющей клеммой, и четвертую входную клемму, соединенную с точкой Vout вывода сигнала, причем точка Vout вывода сигнала соединена с точкой Q(n) сигнала затвора.
[39] Точка Vin ввода сигнала и точка Vout вывода сигнала представлены,
соответственно, как входная клемма и выходная клемма блока GOA. Как показано в графических материалах, точка Vin ввода сигнала и точка Vout вывода сигнала блока 35 GOA представляют собой точку Q(n) сигнала затвора. Кроме того, источник VDD высокого напряжения постоянного тока представляет собой сигнал постоянного тока с высоким потенциалом. Признаком данной схемы является то, что с целью выполнения функции поддержания устойчивости потенциалов, точка Vin ввода сигнала и точка Vout вывода сигнала представляют собой сигналы с равными потенциалами: когда точка Vin ввода сигнала имеет низкий (высокий) потенциал, точка Vout вывода сигнала также будет иметь низкий (высокий) потенциал. В конструкции, показанной на фиг. 4, точка Vin ввода сигнала и точка Vout вывода сигнала блока 35 GOA соединены с точкой Q(n) сигнала затвора; целью является поддержание устойчивости потенциала точки Q(n) сигнала затвора.
[40] Схема 100 синхронизации содержит пятый TFT Т5 и шестой TFT Т6.
Пятый TFT Т5 содержит пятую управляющую клемму, соединенную с точкой Q(n) сигнала затвора, пятую входную клемму, принимающую
синхронизирующий сигнал СК, и пятую выходную клемму, соединенную с линией G(n) развертки. Шестой TFT Т6 содержит шестую управляющую клемму, соединенную с точкой Q(n) сигнала затвора, шестую входную клемму, принимающую синхронизирующий сигнал СК, и шестую выходную клемму, выводящую пусковой сигнал ST(n) (п)-го уровня. Схема 300 ускоряющего конденсатора содержит первый конденсатор Cb00st и седьмой TFT Т7. Первый конденсатор Cb00st содержит две клеммы, соединенные с точкой Q(n) сигнала затвора и с линией G(n) развертки. Седьмой TFT Т7 содержит седьмую управляющую клемму, принимающую сигнал Reset сброса, седьмую входную клемму, соединенную с источником VSS низкого напряжения постоянного тока, и седьмую выходную клемму, принимающую линию G(n) развертки.
[41] Схема 400 повышения содержит восьмой TFT Т8. Восьмой TFT Т8
содержит восьмую управляющую клемму, принимающую пусковой сигнал ST(n-3) (п-З)-го уровня, восьмую входную клемму, соединенную с восьмой управляющей клеммой, и восьмую выходную клемму, соединенную с точкой Q(n) сигнала затвора. Восьмой TFT Т8 принимает пусковой сигнал ST(n-3) (п-З)-го уровня; причем функцией пускового сигнала ST(n-3) (п-З)-го уровня является повышение потенциала точки Q(n) сигнала затвора для включения блока GOA (п)-го уровня с целью вывода соответствующей линии G(n) развертки.
[42] Схема 200 понижения содержит девятый TFT Т9 и десятый TFT Т10.
Девятый TFT Т9 содержит девятую управляющую клемму, принимающую пусковой сигнал ST(n+3) (п+3)-го уровня, девятую входную клемму, соединенную с источником VSS низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой Q(n) сигнала затвора. Десятый TFT Т10 содержит десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму, соединенную с источником VSS низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией G(n) развертки.
[43] Управляющие клеммы (электроды затвора) девятого TFT Т9 и
десятого TFT Т10 принимают пусковой сигнал ST(n+3) (п+3)-го уровня. Выходные клеммы (электроды стока) девятого TFT Т9 и десятого TFT Т10, соответственно, соединены с линией G(n) развертки и точкой Q(n) сигнала затвора. Входные электроды (электроды истока) девятого TFT Т9 и десятого TFT Т10 соединены с источником VSS низкого напряжения постоянного тока. Функцией схемы 200 понижения является понижение потенциала линии G(n) развертки и точки Q(n) сигнала затвора так, чтобы он был равен потенциалу источника VSS низкого напряжения постоянного тока для обеспечения нормальной работы панели после вывода импульса затвора блока 35 GO А (п)-го уровня.
[44] Во время действия блока 35 GOA (п)-го уровня на потенциал точки
Q(n) сигнала затвора действуют только два TFT-транзистора: первый - восьмой TFT Т8 для приема пускового сигнала ST(n-3) (п-З)-го уровня, при этом восьмой TFT Т8 используется для повышения потенциала точки Q(n) сигнала затвора с целью вывода блоком 35 GO А (п)-го уровня импульса затвора; и второй - десятый TFT Т10 для приема пускового сигнала ST(n+3) (п+3)-го уровня, при этом десятый TFT Т10 используется для понижения потенциала точки Q(n) сигнала затвора после вывода импульса затвора блоком 35 GOA (п)-го уровня. В остальные моменты времени другие сигналы не воздействуют на точку Q(n) сигнала затвора; при этом, за счет функционирования схемы 500 сохранения понижения, точка Q(n) сигнала затвора поддерживается при низком потенциале, и, таким образом, на надежность схемы 30 GOA не оказывается какое-либо воздействие. В сравнении со схемой GO А, показанной на фиг. 2, в блоке 25 GO А на одном уровне имеется семнадцать TFT-транзисторов; однако, в показанном на фиг. 4 блоке 35 GOA на одном уровне имеется лишь десять TFT-транзисторов, при этом седьмой TFT Т7, включенный в число десяти TFT-транзисторов, используется для сброса. При использовании конструкции согласно настоящему изобретению в схеме GOA, блок GOA каждого уровня может исключать семь TFT-транзисторов, посредством чего экономится значительный
объем пространства разводки соединений, что является преимущественным для конструкции с узкой рамкой.
[45] На фиг. 5 показана осциллограмма схемы GOA, показанной на фиг. 4.
При сравнении с осциллограммами предшествующего уровня техники, осциллограммы согласно настоящему изобретению являются такими же, как осциллограммы предшествующего уровня техники; таким образом, обеспечивается то, что схема GO А в соответствии с настоящим изобретением обладает таким же техническим эффектом, как схема GOA предшествующего уровня техники, с эффективным сокращением количества используемых TFT-транзисторов.
[46] Обратимся к фиг. 6-8. На фиг. 6 показано конструктивное
изображение схемы 40 GOA согласно второму предпочтительному варианту осуществления настоящего изобретения. На фиг. 7 показана осциллограмма прямой развертки схемы GO А, показанной на фиг. 6. На фиг. 8 показана осциллограмма обратной развертки схемы GO А, показанной на фиг. 6.
[47] Разница между вторым предпочтительным вариантом осуществления
и первым предпочтительным вариантом осуществления заключается в том, что схема 200 понижения и схема 400 повышения согласно второму предпочтительному варианту осуществления отличаются от схем первого предпочтительного варианта осуществления. Добавляется два сигнала, и количество TFT-транзисторов блока GOA каждого уровня увеличивается от десяти до тринадцати, при этом целью данного увеличения является расширение функции обратного сканирования; различия описаны ниже.
[48] Схема 200 понижения содержит девятый TFT Т9, десятый TFT Т10,
одиннадцатый TFT Т11 и двенадцатый TFT Т12. Девятый TFT Т9 содержит девятую входную клемму, соединенную с источником VSS низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой Q(n) сигнала затвора. Десятый TFT Т10 содержит десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму,
соединенную с источником VSS низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией G(n) развертки. Одиннадцатый TFT Т11 содержит одиннадцатую управляющую клемму, принимающую сигнал Vsf прямой развертки, одиннадцатую входную клемму, принимающую пусковой сигнал ST(n+3) (п+3)-го уровня, и одиннадцатую выходную клемму, соединенную с десятой управляющей клеммой. Двенадцатый TFT Т12 содержит двенадцатую управляющую клемму, принимающую сигнал Vsr обратной развертки, двенадцатую входную клемму, принимающую пусковой сигнал ST(n-3) (п-З)-го уровня, и двенадцатую выходную клемму, соединенную с одиннадцатой выходной клеммой.
[49] Схема 400 повышения содержит тринадцатый TFT Т13 и
четырнадцатый TFT Т14. Тринадцатый TFT Т13 содержит тринадцатую управляющую клемму, принимающую сигнал Vsf прямой развертки, тринадцатую входную клемму, принимающую пусковой сигнал ST(n-3) (п-З)-го уровня, и тринадцатую выходную клемму, соединенную с точкой Q(n) сигнала затвора. Четырнадцатый TFT Т14 содержит четырнадцатую управляющую клемму, принимающую сигнал Vsr обратной развертки, четырнадцатую входную клемму, принимающую пусковой сигнал ST(n+3) (п+3)-го уровня, и четырнадцатую выходную клемму, соединенную с тринадцатой выходной клеммой.
[50] Разные изготовители телевизоров могут иметь полностью различные
конструкции даже в применении к одной и той же LCD-панели; поэтому
существует множество требований к различным направлениям развертки.
Некоторым изготовителям нужна прямая развертка (Normal Scan), при которой
затворные шины включаются в последовательности
Gl-> G2-> G3-> Gn-> Gn+l; однако некоторым изготовителям требуется
обратная развертка (Reverse Scan), при которой затворные шины включаются в
последовательности Gn+1-> Gn-> G3-> G2-> G1. Схема GOA, показанная на
фиг. 6, используется для удовлетворения обоих этих требований одновременно. Управление направлением развертки схемы GOA осуществляется путем
добавления сигнала Vsf прямой развертки и сигнала Vsr обратной развертки. Когда высокий потенциал имеет сигнал Vsf прямой развертки, а сигнал Vsr обратной развертки имеет низкий потенциал, схема, показанная на фиг. 6, находится в режиме прямой развертки. Потенциал точки Q(n) сигнала затвора повышается посредством пускового сигнала ST(n-3) (п-З)-го уровня, схема 45 GOA включается для вывода импульса затвора, и после вывода импульса затвора схема 45 GO А отключается посредством пускового сигнала ST(n+3) (п+3)-го уровня. Осциллограмма данного режима работы показана на фиг. 7. И наоборот, когда сигнал Vsf прямой развертки имеет низкий потенциал, и высокий потенциал имеет сигнал Vsr обратной развертки, схема, показанная на фиг. 6, находится в режиме обратной развертки. Потенциал точки Q(n) сигнала затвора повышается посредством пускового сигнала ST(n+3) (п+3)-го уровня, схема 45 GOA включается для вывода импульса затвора, и после вывода импульса затвора схема 45 GOA отключается посредством пускового сигнала ST(n-3) (п-З)-го уровня. Осциллограмма данного режима работы показана на фиг. 8.
[51] Обратимся к фиг. 9, на которой показана схема LCD-устройства 1
согласно настоящему изобретению. LCD-устройство 1 содержит схему GO А согласно первому предпочтительному варианту осуществления. В качестве альтернативы, LCD-устройство 1 содержит схему GOA согласно второму предпочтительному варианту осуществления.
[52] Несмотря на то, что настоящее изобретение было раскрыто в качестве
предпочтительных вариантов осуществления, вышеизложенные предпочтительные варианты осуществления не предназначены для ограничения настоящего изобретения. Специалисты в данной области техники без отступления от сущности и объема настоящего изобретения могут выполнить различные виды модификаций и вариаций в отношении настоящего изобретения. Следовательно, должен быть определен объем формулы настоящего изобретения.
Формула изобретения
1. Схема GOA (драйвера затвора на матрице) для LCD (жидкокристаллического дисплейного) устройства, содержащего множество линий развертки, при этом схема GOA содержит:
множество блоков GO А, упорядоченных в каскад друг с другом в виде множества уровней блоков GOA, при этом блок GOA (п)-го уровня заряжает соответствующую линию развертки, и блок GOA (п)-го уровня содержит:
схему сохранения понижения, используемую для соединения с точкой сигнала затвора;
схему повышения, используемую для соединения со схемой сохранения понижения через точку сигнала затвора;
схему ускоряющего конденсатора, используемую для соединения со схемой повышения через точку сигнала затвора;
схему понижения, используемую для соединения со схемой ускоряющего конденсатора через точку сигнала затвора; и
схему синхронизации, используемую для соединения со схемой понижения через точку сигнала затвора и линию развертки, и для приема синхронизирующего сигнала;
при этом схема сохранения понижения, схема ускоряющего конденсатора и схема понижения соединены с источником низкого напряжения постоянного тока;
при этом схема сохранения понижения содержит:
первый TFT (тонкопленочный транзистор), содержащий первую управляющую клемму, соединенную с точкой ввода сигнала, и вторую выходную клемму, соединенную с источником низкого напряжения постоянного тока;
второй TFT, содержащий вторую управляющую клемму, соединенную с первой
входной клеммой первого TFT, вторую входную клемму, соединенную с источником низкого напряжения постоянного тока, и вторую выходную клемму, соединенную с точкой вывода сигнала;
третий TFT, содержащий третью управляющую клемму, третью выходную клемму и третью входную клемму, причем третья управляющая клемма и третья выходная клемма соединены с источником высокого напряжения постоянного тока, и третья входная клемма соединена с первой входной клеммой;
четвертый TFT, содержащий четвертую управляющую клемму, соединенную с точкой сигнала затвора, четвертую выходную клемму, соединенную с третьей управляющей клеммой, и четвертую входную клемму, соединенную с точкой вывода сигнала, причем точка вывода сигнала соединена с точкой сигнала затвора;
при этом схема ускоряющего конденсатора содержит седьмой TFT, содержащий седьмую управляющую клемму, принимающую сигнал сброса, седьмую входную клемму, соединенную с источником низкого напряжения постоянного тока, и седьмую выходную клемму, принимающую линию развертки; схема синхронизации содержит пятый TFT, содержащий пятую управляющую клемму, соединенную с точкой сигнала затвора, пятую входную клемму, принимающую синхронизирующий сигнал, и пятую выходную клемму, соединенную с линией развертки.
2. Схема GOA для LCD-устройства по п. 1, отличающаяся тем, что схема синхронизации содержит:
шестой TFT, содержащий шестую управляющую клемму, соединенную с точкой сигнала затвора, шестую входную клемму, принимающую синхронизирующий сигнал, и шестую выходную клемму, выводящую пусковой сигнал (п)-го уровня.
3. Схема GOA для LCD-устройства по п. 1, отличающаяся тем, что схема ускоряющего конденсатора содержит:
первый конденсатор, содержащий две клеммы, соединенные с точкой сигнала затвора и с линией развертки.
4. Схема GOA для LCD-устройства по п. 1, отличающаяся тем, что схема повышения содержит:
восьмой TFT, содержащий восьмую управляющую клемму, принимающую пусковой сигнал (п-З)-го уровня, восьмую входную клемму, соединенную с восьмой управляющей клеммой, и восьмую выходную клемму, соединенную с точкой сигнала затвора.
5. Схема GO А для LCD-устройства по п. 1, отличающаяся тем, что схема понижения содержит:
девятый TFT, содержащий девятую управляющую клемму, принимающую пусковой сигнал (п+3)-го уровня, девятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой сигнала затвора; и
десятый TFT, содержащий десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией развертки.
6. Схема GO А для LCD-устройства по п. 1, отличающаяся тем, что схема понижения содержит:
девятый TFT, содержащий девятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой сигнала затвора;
десятый TFT, содержащий десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией развертки;
одиннадцатый TFT, содержащий одиннадцатую управляющую клемму, принимающую сигнал прямой развертки, одиннадцатую входную клемму, принимающую пусковой сигнал (п+3)-го уровня, и одиннадцатую выходную клемму, соединенную с десятой управляющей клеммой; и
двенадцатый TFT, содержащий двенадцатую управляющую клемму, принимающую сигнал обратной развертки, двенадцатую входную клемму, принимающую пусковой сигнал (п-З)-го уровня, и двенадцатую выходную клемму, соединенную с одиннадцатой выходной клеммой.
7. Схема GO А для LCD-устройства по п. 1, отличающаяся тем, что схема повышения содержит:
тринадцатый TFT, содержащий тринадцатую управляющую клемму, принимающую сигнал прямой развертки, тринадцатую входную клемму, принимающую пусковой сигнал (п-З)-го уровня, и тринадцатую выходную клемму, соединенную с точкой сигнала затвора; и
четырнадцатый TFT, содержащий четырнадцатую управляющую клемму, принимающую сигнал обратной развертки, четырнадцатую входную клемму, принимающую пусковой сигнал (п+3)-го уровня, и четырнадцатую выходную клемму, соединенную с тринадцатой выходной клеммой.
8. Схема GOA для LCD-устройства по п. 1, отличающаяся тем, что точка вывода сигнала соединяется с точкой ввода сигнала.
9. Схема GOA (драйвера затвора на матрице) для LCD (жидкокристаллического дисплейного) устройства, содержащего множество линий развертки, при этом схема GOA содержит:
множество блоков GO А, упорядоченных в каскад друг с другом в виде множества уровней блоков GOA, при этом блок GOA (п)-го уровня заряжает соответствующую линию развертки, и блок GOA (п)-го уровня содержит:
схему сохранения понижения, используемую для соединения с точкой сигнала
затвора;
схему повышения, используемую для соединения со схемой сохранения понижения через точку сигнала затвора;
схему ускоряющего конденсатора, используемую для соединения со схемой повышения через точку сигнала затвора;
схему понижения, используемую для соединения со схемой ускоряющего конденсатора через точку сигнала затвора; и
схему синхронизации, используемую для соединения со схемой понижения через точку сигнала затвора и линию развертки, и для приема синхронизирующего сигнала;
при этом схема сохранения понижения, схема ускоряющего конденсатора и схема понижения соединены с источником низкого напряжения постоянного тока;
при этом схема сохранения понижения содержит:
первый TFT (тонкопленочный транзистор), содержащий первую управляющую клемму, соединенную с точкой ввода сигнала, и вторую выходную клемму, соединенную с источником низкого напряжения постоянного тока;
второй TFT, содержащий вторую управляющую клемму, соединенную с первой входной клеммой первого TFT, вторую входную клемму, соединенную с источником низкого напряжения постоянного тока, и вторую выходную клемму, соединенную с точкой вывода сигнала;
третий TFT, содержащий третью управляющую клемму, третью выходную клемму и третью входную клемму, причем третья управляющая клемма и третья выходная клемма соединены с источником высокого напряжения постоянного тока, и третья входная клемма соединена с первой входной клеммой;
четвертый TFT, содержащий четвертую управляющую клемму, соединенную с точкой сигнала затвора, четвертую выходную клемму, соединенную с третьей
управляющей клеммой, и четвертую входную клемму, соединенную с точкой вывода сигнала, причем точка вывода сигнала соединена с точкой сигнала затвора.
10. Схема GOA для LCD-устройства по п. 9, отличающаяся тем, что схема синхронизации содержит:
пятый TFT, содержащий пятую управляющую клемму, соединенную с точкой сигнала затвора, пятую входную клемму, принимающую синхронизирующий сигнал, и пятую выходную клемму, соединенную с линией развертки; и
шестой TFT, содержащий шестую управляющую клемму, соединенную с точкой сигнала затвора, шестую входную клемму, принимающую синхронизирующий сигнал, и шестую выходную клемму, выводящую пусковой сигнал (п)-го уровня.
11. Схема GOA для LCD-устройства по п. 9, отличающаяся тем, что схема ускоряющего конденсатора содержит:
первый конденсатор, содержащий две клеммы, соединенные с точкой сигнала затвора и с линией развертки; и
седьмой TFT, содержащий седьмую управляющую клемму, принимающую сигнал сброса, седьмую входную клемму, соединенную с источником низкого напряжения постоянного тока, и седьмую выходную клемму, принимающую линию развертки.
12. Схема GO А для LCD-устройства по п. 9, отличающаяся тем, что схема повышения содержит:
восьмой TFT, содержащий восьмую управляющую клемму, принимающую пусковой сигнал (п-З)-го уровня, восьмую входную клемму, соединенную с восьмой управляющей клеммой, и восьмую выходную клемму, соединенную с точкой сигнала затвора.
13. Схема GO А для LCD-устройства по п. 9, отличающаяся тем, что схема
13.
понижения содержит:
девятый TFT, содержащий девятую управляющую клемму, принимающую пусковой сигнал (п+3)-го уровня, девятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой сигнала затвора; и
десятый TFT, содержащий десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией развертки.
14. Схема GOA для LCD-устройства по п. 9, отличающаяся тем, что схема понижения содержит:
девятый TFT, содержащий девятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и девятую выходную клемму, соединенную с точкой сигнала затвора;
десятый TFT, содержащий десятую управляющую клемму, соединенную с девятой управляющей клеммой, десятую входную клемму, соединенную с источником низкого напряжения постоянного тока, и десятую выходную клемму, соединенную с линией развертки;
одиннадцатый TFT, содержащий одиннадцатую управляющую клемму, принимающую сигнал прямой развертки, одиннадцатую входную клемму, принимающую пусковой сигнал (п+3)-го уровня, и одиннадцатую выходную клемму, соединенную с десятой управляющей клеммой; и
двенадцатый TFT, содержащий двенадцатую управляющую клемму, принимающую сигнал обратной развертки, двенадцатую входную клемму, принимающую пусковой сигнал (п-З)-го уровня, и двенадцатую выходную клемму, соединенную с одиннадцатой выходной клеммой.
15. Схема GOA для LCD-устройства по п. 9, отличающаяся тем, что схема
15.
повышения содержит:
тринадцатый TFT, содержащий тринадцатую управляющую клемму, принимающую сигнал прямой развертки, тринадцатую входную клемму, принимающую пусковой сигнал (п-З)-го уровня, и тринадцатую выходную клемму, соединенную с точкой сигнала затвора; и
четырнадцатый TFT, содержащий четырнадцатую управляющую клемму, принимающую сигнал обратной развертки, четырнадцатую входную клемму, которая принимает пусковой сигнал (п+3)-го уровня, и четырнадцатую выходную клемму, соединенную с тринадцатой выходной клеммой.
16. Схема GOA для LCD-устройства по п. 9, отличающаяся тем, что точка вывода сигнала соединяется с точкой ввода сигнала.
17. LCD-устройство, содержащее схему GOA по п. 9.
16.
16.
16.
CKl
CK2 СКЗ
CK4 ~~[
CK5
CK6
G(n) G(n+1)
G(n+2)
G(n+3) G(n+4)
G(n+5)
CKl _J
CK2 CK3
CK4 ~~L
CK5
CK6
G(n) J
G(n+1)
G(n+2)
G(n+3)
G(n+4)
G(n+5)
Фиг. 5
Vsf Vsr
CKl
CK2 CK3 CK4
CK5 CK6
G(n)
G(n+1)
G(n+2) G(n+3)
G(n+4) G(n+5)
H L
Фиг. 7
Vsf ~~
Vsr
CKl
CK2
CK3
CK4
CK5
CK6 _J~
G(n) _
G(n+1)
G(n+2)
G(n+3)
G(n+4)
G(n+5)_f
Фиг. 9
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
PCT/CN2015/099675
WO 2017/080082
3/8
PCT/CN2015/099675
WO 2017/080082
3/8
PCT/CN2015/099675
WO 2017/080082
5/8
PCT/CN2015/099675
WO 2017/080082
5/8
PCT/CN2015/099675
WO 2017/080082
8/8
PCT/CN2015/099675
WO 2017/080082
8/8
PCT/CN2015/099675
WO 2017/080082
8/8
PCT/CN2015/099675
WO 2017/080082
8/8
PCT/CN2015/099675
|
