EA201792112A1 20180131 Номер и дата охранного документа [PDF] EAPO2018\PDF/201792112 Полный текст описания [**] EA201792112 20150513 Регистрационный номер и дата заявки CN201510176329.8 20150415 Регистрационные номера и даты приоритетных заявок CN2015/078822 Номер международной заявки (PCT) WO2016/165178 20161020 Номер публикации международной заявки (PCT) EAA1 Код вида документа [PDF] eaa21801 Номер бюллетеня [**] ДРАЙВЕР ИСТОКА И LCD УСТРОЙСТВО Название документа [8] G09G 3/36 Индексы МПК [CN] Го Чуньпэн, [CN] Цинь Цзехуэй, [CN] Син Чжэньчжоу Сведения об авторах [CN] ШЭНЬЧЖЭНЬ ЧАЙНА СТАР ОПТОЭЛЕКТРОНИКС ТЕКНОЛОДЖИ КО., ЛТД., [CN] УХАНЬ ЧАЙНА СТАР ОПТОЭЛЕКТРОНИКС ТЕКНОЛОДЖИ КО., ЛТД Сведения о заявителях
 

Патентная документация ЕАПВ

 
Запрос:  ea201792112a*\id

больше ...

Термины запроса в документе

Реферат

[RU]

Представлен драйвер истока, содержащий двунаправленный регистр сдвига и множество каналов передачи данных, каждый из которых включает в себя регистр данных и DAC и присоединен к двунаправленному регистру сдвига и TFT, а также представлено LCD устройство. DAC совместно используется двумя соседними каналами передачи данных для изменения на противоположную полярности опорного напряжения согласно сигналу изменения полярности линии, принимаемому от тайминг-контроллера, для определения полярностей выходных напряжений двух соседних каналов передачи данных. Драйвер истока имеет небольшой размер и низкую стоимость.


Полный текст патента

(57) Реферат / Формула:

Представлен драйвер истока, содержащий двунаправленный регистр сдвига и множество каналов передачи данных, каждый из которых включает в себя регистр данных и DAC и присоединен к двунаправленному регистру сдвига и TFT, а также представлено LCD устройство. DAC совместно используется двумя соседними каналами передачи данных для изменения на противоположную полярности опорного напряжения согласно сигналу изменения полярности линии, принимаемому от тайминг-контроллера, для определения полярностей выходных напряжений двух соседних каналов передачи данных. Драйвер истока имеет небольшой размер и низкую стоимость.


Евразийское (2D 201792112 (13) А1
патентное
ведомство
(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ЕВРАЗИЙСКОЙ ЗАЯВКЕ
(43) Дата публикации заявки (51) Int. Cl. G09G 3/36 (2006.01)
2018.01.31
(22) Дата подачи заявки 2015.05.13
(54) ДРАЙВЕР ИСТОКА И LCD УСТРОЙСТВО
(31) 201510176329.8
(32) 2015.04.15
(33) CN
(86) PCT/CN2015/078822
(87) WO 2016/165178 2016.10.20
(71) Заявитель: ШЭНЬЧЖЭНЬ ЧАЙНА СТАР ОПТОЭЛЕКТРОНИКС ТЕКНОЛОДЖИ КО., ЛТД.; УХАНЬ ЧАЙНА СТАР
ОПТОЭЛЕКТРОНИКС
ТЕКНОЛОДЖИ КО., ЛТД (CN)
(72) Изобретатель:
Го Чуньпэн, Цинь Цзехуэй, Син Чжэньчжоу (CN)
(74) Представитель:
Носырева Е.Л. (RU) (57) Представлен драйвер истока, содержащий двунаправленный регистр сдвига и множество каналов передачи данных, каждый из которых включает в себя регистр данных и DAC и присоединен к двунаправленному регистру сдвига и TFT, а также представлено LCD устройство. DAC совместно используется двумя соседними каналами передачи данных для изменения на противоположную полярности опорного напряжения согласно сигналу изменения полярности линии, принимаемому от тайминг-контроллера, для определения полярностей выходных напряжений двух соседних каналов передачи данных. Драйвер истока имеет небольшой размер и низкую стоимость.
P17237190EA
ДРАЙВЕР ИСТОКА И LCD УСТРОЙСТВО
ПРЕДПОСЫЛКИ ИЗОБРЕТЕНИЯ
1. Область техники, к которой относится изобретение
[0001] Настоящее изобретение относится к области LCD (жидкокристаллических дисплеев), и в частности к драйверу истока и LCD устройству.
2. Описание известного уровня техники
[0002] В последнее время LCD на тонкопленочных транзисторах (TFT) были наиболее активной областью в отрасли технологии LCD, и одним из наиболее конкурентоспособных электронных устройств отображения.
[0003] Информация, отображаемая TFT LCD, поступает от процессора устройства-хоста, следовательно, необходим интерфейс для соответствия системным требованиям, предназначенный для приема и генерирования сигнала развертки и аналогового напряжения. Сигнал развертки обычно генерируется драйвером развертки (также называемым драйвером затвора), и его основной функцией является подача напряжения срабатывания затвора к развертывающему электроду. Шкала полутонов в дисплеях TFT LCD реализована с помощью аналогового напряжения, которое генерируется драйвером данных (также называемым драйвером истока). Напряжение полутонов пикселя изменяется путем изменения напряжения выходного сигнала, и дополнительно определяет шкалу полутонов пикселя.
[0004] Из этих двух, драйвер истока является более сложным, и должен поддерживать разные функции, следовательно, размер драйвера истока больше, а стоимость выше.
СУЩНОСТЬ ИЗОБРЕТЕНИЯ
[0005] Для преодоления вышеупомянутых недостатков, настоящее изобретение предоставляет драйвер истока и LCD устройство, для решения проблем, связанных с драйвером истока, имеющим больший размер и более высокую стоимость.
[0006] Ниже изображена техническая схема настоящего изобретения.
Драйвер истока содержит двунаправленный регистр сдвига и множество каналов передачи данных, причем:
двунаправленный регистр сдвига присоединен к тайминг-контроллеру, для приема от него тактового сигнала и синхронного сигнала для последовательного управления включенным/выключенным логическими состояниями двух соседних каналов передачи данных; и
каждый из каналов передачи данных содержит один вывод, соединенный с двунаправленным регистром сдвига, и другой вывод, соединенный с TFT, для вывода аналогового напряжения к TFT, и каждый из каналов передачи данных содержит: регистр данных, цифро-аналоговый преобразователь (DAC) и буферный усилитель;
причем DAC совместно используется двумя соседними каналами передачи данных, и DAC изменяет на противоположную полярность опорного напряжения путем приема сигнала изменения полярности линии от тайминг-контроллера, для определения полярностей выходных напряжений двух соседних каналов передачи данных, DAC дополнительно используется для преобразования цифрового сигнала в аналоговое напряжение для управления пикселем, причем DAC содержит:
вывод для ввода изменения полярности, соединенный с тайминг-контроллером, для приема сигнала изменения полярности линии;
вывод для ввода сигнала, соединенный с двумя регистрами данных в двух соседних каналах передачи данных, для приема цифрового сигнала; и
вывод для вывода напряжения, соединенный с двумя буферными усилителями в двух соседних каналах передачи данных, для вывода аналогового напряжения.
[0007] Предпочтительно, драйвер истока дополнительно содержит:
модуль подачи напряжения, для предоставления опорного напряжения гамма-коррекции; и
модуль управления изменением полярности, для предоставления сигнала изменения полярности для управления изменением полярности, и определения полярности опорного напряжения гамма-коррекции.
[0008] Предпочтительно, модуль управления изменением полярности принимает тактовый сигнал и генерирует сигнал изменения полярности в каждом тактовом цикле.
[0009] Предпочтительно, каждый из каналов передачи данных дополнительно содержит схему сдвига уровня, которая присоединена между регистром данных и DAC, для усиления напряжения цифрового сигнала.
[0010] Предпочтительно, регистр данных соединен с двунаправленным регистром сдвига, схемой сдвига уровня и тайминг-контроллером, для отклика на тактовый сигнал и поочередного хранения цифровых сигналов.
[ООН] Предпочтительно, буферный усилитель присоединен между DAC и TFT для усиления аналогового напряжения с целью улучшения управляющей способности цифрового сигнала.
[0012] Предпочтительно, регистр данных содержит по меньшей мере два триггера-защелки.
[0013] Ниже изображена техническая схема настоящего изобретения.
[0014] LCD устройство, содержащее драйвер истока, причем драйвер истока содержит:
двунаправленный регистр сдвига, соединенный с тайминг-контроллером; и
множество каналов передачи данных, причем каждый из каналов передачи данных содержит один вывод, соединенный с двунаправленным регистром сдвига, и другой вывод, соединенный с TFT, для вывода аналогового напряжения к TFT, и каждый из каналов передачи данных содержит: регистр данных и DAC;
причем DAC совместно используется двумя соседними каналами передачи данных, и DAC изменяет на противоположную полярность опорного напряжения путем приема сигнала изменения полярности линии от тайминг-контроллера, для определения полярностей выходных напряжений двух соседних каналов передачи данных.
[0015] Предпочтительно, канал передачи данных дополнительно содержит: буферный усилитель;
DAC используется для преобразования цифрового сигнала в аналоговое напряжение для управления пикселем, причем DAC содержит:
вывод для ввода изменения полярности, соединенный с тайминг-контроллером, для приема сигнала изменения полярности линии;
вывод для ввода сигнала, соединенный с двумя регистрами данных в двух соседних каналах передачи данных, для приема цифрового сигнала; и
вывод для вывода напряжения, соединенный с двумя буферными усилителями в двух соседних каналах передачи данных, для вывода аналогового напряжения.
[0016] Предпочтительно, драйвер истока дополнительно содержит:
модуль подачи напряжения, для предоставления опорного напряжения гамма-коррекции; и
модуль управления изменением полярности, для предоставления сигнала изменения полярности для управления изменением полярности, и определения полярности опорного напряжения гамма-коррекции.
[0017] Предпочтительно, модуль управления изменением полярности принимает тактовый сигнал и генерирует сигнал изменения полярности в каждом тактовом цикле.
[0018] Предпочтительно, канал передачи данных дополнительно содержит схему сдвига уровня, которая присоединена между регистром данных и DAC, для усиления напряжения цифрового сигнала.
[0019] Предпочтительно, регистр данных соединен с двунаправленным регистром сдвига, схемой сдвига уровня и тайминг-контроллером, для отклика на тактовый сигнал и поочередного хранения цифровых сигналов.
[0020] Предпочтительно, буферный усилитель присоединен между DAC и TFT для усиления аналогового напряжения с целью улучшения управляющей способности цифрового сигнала.
[0021] Предпочтительно, двунаправленный регистр сдвига соединен с тайминг-контроллером, для приема от него тактового сигнала и синхронного сигнала для последовательного управления включенным/выключенным логическими состояниями двух соседних каналов передачи данных.
[0022] По сравнению с известным уровнем техники, драйвер истока и LCD устройство в настоящем изобретении уменьшает количество электронных линий в канале передачи данных, что уменьшает не только размер, но и стоимость, в соответствии с совместным использованием DAC.
КРАТКОЕ ОПИСАНИЕ ГРАФИЧЕСКИХ МАТЕРИАЛОВ
[0023] Для более понятного описания технической схемы в варианте реализации, ниже будут вкратце описаны графические материалы. Графические материалы в описании изображают лишь некоторые из вариантов осуществления, специалист в данной области может с легкостью получить другие графические материалы на основании следующих графических материалов, без каких-либо творческих усилий.
[0024] На фиг. 1 показано схематическое изображение драйвера истока согласно первому варианту осуществления настоящего изобретения;
[0025] На фиг. 2 показана принципиальная электрическая схема драйвера истока согласно первому варианту осуществления настоящего изобретения;
[0026] На фиг. 3 показана блок-схема способа управления истоком согласно второму варианту осуществления настоящего изобретения; и
[0027] На фиг. 4 показана принципиальная электрическая схема LCD устройства согласно третьему варианту осуществления настоящего изобретения.
ПОДРОБНОЕ ОПИСАНИЕ ПРЕДПОЧТИТЕЛЬНЫХ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ
[0028] Рассмотрим графические материалы, на которых одинаковые условные обозначения относятся к одинаковым компонентам. Следующее описание основано на конкретных проиллюстрированных вариантах осуществления настоящего изобретения, которые не должны расцениваться как ограничивающие настоящее изобретение.
[0029] Первый вариант осуществления
[0030] Обратимся к фиг. 1, показано схематическое изображение драйвера истока согласно предпочтительному варианту осуществления настоящего изобретения. Драйвер истока содержит двунаправленный регистр 10 сдвига,
множество каналов 20 передачи данных, соединенных с двунаправленным регистром 10 сдвига, тайминг-контроллер 30, модуль 40 управления изменением полярности и модуль 50 подачи напряжения.
[0031] Двунаправленный регистр 10 сдвига используется для управления включенным/выключенным логическими состояниями двух соседних каналов 20 передачи данных.
[0032] Следует понимать, что двунаправленный регистр 10 сдвига действует в каждом тактовом цикле, с тем, чтобы передавать логическое состояние от вывода для ввода к выводу для вывода. Перед началом каждого времени смены кадра, синхронный сигнал отправляется в регистр сдвига первого уровня и текущее состояние с помощью регистра сдвига второго уровня согласно тактовому сигналу, который последовательно выводит логические состояния по одному в соответствующую линию передачи данных.
[0033] Следует понимать, что двунаправленный регистр 10 сдвига содержит один вывод, соединенный с тайминг-контроллером 30 для приема тактового сигнала и синхронного сигнала, и другой вывод, соединенный с множеством каналов 20 передачи данных, для последовательного управления включенным/выключенным логическими состояниями двух соседних каналов 20 передачи данных.
[0034] Канал передачи данных содержит один вывод, соединенный с двунаправленным регистром 10 сдвига, и другой вывод, соединенный с TFT (не изображен), для вывода аналогового напряжения в TFT. Канал 20 передачи данных содержит: регистр 21 данных, схему 22 сдвига уровня, цифро-аналоговый преобразователь (DAC) 23 и буферный усилитель 24.
[0035] DAC 23 совместно используется двумя соседними каналами 20 передачи данных, и DAC 23 изменяет на противоположную полярность опорного напряжения путем приема сигнала изменения полярности линии от
тайминг-контроллера 30, для определения полярностей выходных напряжений двух соседних каналов 20 передачи данных.
[0036] Следует понимать, что регистр 21 данных соединяет двунаправленный регистр 10 сдвига с тайминг-контроллером 30. Регистр 21 данных используется для отклика на тактовый сигнал, хранения по меньшей мере двух цифровых сигналов в единицу времени и вывода сохраненных цифровых сигналов.
[0037] В том числе, регистр 21 данных содержит по меньшей мере два триггера-защелки. Если имеется два триггера-защелки, то больше элементов схемы не требуется. Если имеется более двух триггеров-защелок, то линия дуплексеров зависит от количества триггеров-защелок.
[0038] Схема 22 сдвига уровня соединяет регистр 21 данных с DAC 23, для усиления напряжения цифрового сигнала, в качестве переключателя опорного напряжения.
[0039] Следует понимать, что в одном варианте осуществления напряжение цифрового сигнала равно +3B и усиливается до +21B; или напряжение цифрового сигнала равно -5V и усиливается до -20B.
[0040] DAC 23 используется для преобразования цифрового сигнала в аналоговое напряжение для управления пикселем. DAC 23 содержит вывод для ввода изменения полярности, вывод для ввода сигнала и вывод для вывода напряжения. При этом вывод для ввода изменения полярности соединен с тайминг-контроллером 30 для приема сигнала изменения полярности линии. Вывод для ввода сигнала соединен с двумя регистрами 21 данных в двух соседних каналах 20 передачи данных для приема цифрового сигнала. Вывод для вывода напряжения соединен с двумя буферными усилителями 24 в двух соседних каналах 20 передачи данных для вывода аналогового напряжения.
[0041] DAC 23 используется для приема сигнала изменения полярности линии и для последующего изменения полярности двух соседних каналов 20 передачи данных.
[0042] Следует понимать, что электрическое поле, воздействующее на молекулы жидких кристаллов, является направленным. В разные периоды направление воздействующего электрического поля меняется на противоположное, точнее полярность меняется на противоположную. Целью изменения полярности является предотвращение: (1) эффекта блокировки выравнивания постоянным током (DC); (2) остатков DC портативных модулей. В данном контексте дальнейших повторов не будет.
[0043] Обычные изменения полярности в матрице пикселей содержат: инверсию кадра, инверсию строки, инверсию столбца и инверсию точки. Среди них, инверсия строки относится к инверсии линии чересстрочной развертки, и в настоящем изобретении, инверсия строки дополнительно относится к изменению полярности соседнего канала передачи данных.
[0044] Модуль 40 управления изменением полярности используется для генерирования сигнала изменения полярности для управления изменением полярности.
[0045] Следует понимать, что модуль 40 управления изменением полярности принимает тактовый сигнал от тайминг-контроллера 30 и генерирует сигнал изменения полярности в каждом тактовом цикле.
[0046] Модуль 50 подачи напряжения используется для предоставления опорного напряжения гамма-коррекции. В данном случае, полярность опорного напряжения изменяется на противоположное согласно сигналу изменения полярности.
[0047] Буферный усилитель 24 используется для усиления аналогового напряжения в DAC 23 с целью улучшения управляющей способности цифрового сигнала, и для последующей передачи усиленного аналогового напряжения в TFT. В данном случае, усиленное аналоговое напряжение представляет собой напряжение полутонов пикселя в TFT.
[0048] Обратимся к фиг. 2, где показана принципиальная электрическая схема драйвера истока согласно предпочтительному варианту осуществления настоящего изобретения. Драйвер истока содержит два соседних канала передачи данных, и каждый из каналов передачи данных содержит два триггера-защелки, схема сдвига уровня (L/S), буферный усилитель (ВА) и цифро-аналоговый преобразователь (DAC), совместно используемый двумя соседними каналами передачи данных. При этом DAC принимает опрашивающий (POL) сигнал и опорное напряжение (V).
[0049] В обычном драйвере истока DAC занимает более 60% всей площади электрической схемы. При совместном использовании одного DAC в двух соседних каналах передачи данных, размер драйвера истока уменьшается на 30%, а также уменьшаются производственные затраты.
[0050] Второй вариант осуществления
[0051] Обратимся к фиг. 3, где показана блок-схема способа управления истоком согласно предпочтительному варианту осуществления настоящего изобретения.
[0052] На этапе S301 двунаправленный регистр сдвига принимает тактовый сигнал и синхронный сигнал из него, и последовательно управляет включенным/выключенным логическими состояниями канала передачи данных.
[0053] Следует понимать, что двунаправленный регистр сдвига содержит один вывод, соединенный с тайминг-контроллером для приема тактового сигнала и синхронного сигнала, и другой вывод, соединенный с множеством каналов передачи данных для отправки сигнала логического состояния.
[0054] На этапе S302 регистр данных в канале передачи данных поочередно сохраняет цифровые сигналы согласно тактовому сигналу.
[0055] На этапе S303 схема сдвига уровня в канале передачи данных усиливает напряжение цифрового сигнала в качестве переключателя опорного напряжения.
[0056] На этапе S304 DAC, соединенный с двумя схемами сдвига уровня в двух соседних каналах передачи данных для приема цифрового сигнала, преобразовывает цифровой сигнал в аналоговое напряжение для управления пикселем.
[0057] Следует понимать, что вывод для ввода DAC соединен с тайминг-контроллером для приема сигнала изменения полярности линии и соединен с двумя регистрами данных в двух соседних каналах передачи данных для приема цифрового сигнала; вывод для вывода DAC соединен с двумя буферными усилителями в двух соседних каналах передачи данных для вывода аналогового напряжения.
[0058] На этапе S305 буферный усилитель усиливает аналоговое напряжение и отправляет усиленное аналоговое напряжение в драйвер истока TFT.
[0059] В настоящем изобретении драйвер истока и LCD устройство экономно использует электронные линии канала передачи данных, что не только уменьшает размер, но и снижает затраты, в соответствии с совместным использованием DAC.
[0060] В обычном драйвере истока DAC занимает более 60% всей площади электрической схемы. При совместном использовании одного DAC в двух соседних каналах передачи данных, размер драйвера истока уменьшается на 30%, а также уменьшаются производственные затраты.
[0061] Третий вариант осуществления
[0062] Обратимся к фиг. 4, где показана принципиальная электрическая схема LCD устройства согласно предпочтительному варианту осуществления настоящего изобретения.
[0063] Электрическое поле используется для управления коэффициентом пропускания света жидкокристаллических модулей, когда LCD устройство демонстрирует изображение. Следовательно, предоставлено LCD устройство, содержащее LCD панель 3, драйвер 1 истока и драйвер 2 затвора.
[0064] В LCD панели 3 расположено множество линий 5 данных и линий 6 развертки, пересекающих друг друга, и они зависят от коэффициента пропускания света жидкокристаллических модулей, покрывающих TFT.
[0065] Драйвер 1 истока соединен с модулем 50 подачи напряжения и принимает тактовый сигнал вместе с драйвером 2 затвора, и отправляет аналоговое напряжение и сигнал развертки в пиксель 6 TFT по линии 4 передачи данных и линии 5 развертки, соответственно.
[0066] Драйвер 1 истока содержит один вывод, присоединенный к модулю управления дисплеем, для обмена данными с CPU и LCD, и другой вывод, присоединенный к LCD панели для управления TFT в LCD с целью реализации шкалы полутонов. Следовательно, драйвер истока должен логически обрабатывать цифровой сигнал и управляющий сигнал, поступающие от устройства-хоста, и после переключения уровня и D/A преобразования, выводить посредством буферного усилителя для управления пикселем.
[0067] Следует понимать, что, несмотря на то, что варианты осуществления сфокусированы на разных аспектах, идея творческого замысла является неизменной. Некоторые пропущенные части могут относиться ко всему техническому описанию и не повторяются в настоящей заявке.
[0068] В заключение, хотя настоящее изобретение было описано со ссылкой на конкретные предпочтительные и альтернативные варианты осуществления, они предназначены лишь для иллюстрации и не ограничивают полный объем настоящего изобретения, как изложено в прилагаемой формуле изобретения.
Формула изобретения
1. Драйвер истока, содержащий двунаправленный регистр сдвига и
множество каналов передачи данных, причем:
двунаправленный регистр сдвига присоединен к тайминг-контроллеру, для приема от него тактового сигнала и синхронного сигнала для последовательного управления включенным/выключенным логическими состояниями двух соседних каналов передачи данных; и
каждый из каналов передачи данных содержит один вывод, соединенный с двунаправленным регистром сдвига, и другой вывод, соединенный с TFT, для вывода аналогового напряжения к TFT, и при этом каждый из каналов передачи данных содержит: регистр данных, цифро-аналоговый преобразователь (DAC) и буферный усилитель;
причем DAC совместно используется двумя соседними каналами передачи данных, и DAC изменяет на противоположную полярность опорного напряжения путем приема сигнала изменения полярности линии от тайминг-контроллера, для определения полярностей выходных напряжений двух соседних каналов передачи данных, при этом DAC дополнительно используется для преобразования цифрового сигнала в аналоговое напряжение для управления пикселем, причем DAC содержит:
вывод для ввода изменения полярности, соединенный с тайминг-контроллером, для приема сигнала изменения полярности линии;
вывод для ввода сигнала, соединенный с двумя регистрами данных в двух соседних каналах передачи данных, для приема цифрового сигнала; и
вывод для вывода напряжения, соединенный с двумя буферными усилителями в двух соседних каналах передачи данных, для вывода аналогового напряжения.
2. Драйвер истока по п. 1, отличающийся тем, что дополнительно содержит:
модуль подачи напряжения, для предоставления опорного напряжения
гамма-коррекции; и
модуль управления изменением полярности, для предоставления сигнала изменения полярности для управления изменением полярности и определения полярности опорного напряжения гамма-коррекции.
3. Драйвер истока по п. 2, отличающийся тем, что модуль управления изменением полярности принимает тактовый сигнал и генерирует сигнал изменения полярности в каждом тактовом цикле.
4. Драйвер истока по п. 1, отличающийся тем, что канал передачи данных дополнительно содержит схему сдвига уровня, которая присоединена между регистром данных и DAC, для усиления напряжения цифрового сигнала.
5. Драйвер истока по п. 4, отличающийся тем, что регистр данных соединен с двунаправленным регистром сдвига, схемой сдвига уровня и тайминг-контроллером, для отклика на тактовый сигнал и поочередного хранения цифровых сигналов.
6. Драйвер истока по п. 1, отличающийся тем, что буферный усилитель присоединен между DAC и TFT для усиления аналогового напряжения с целью улучшения управляющей способности цифрового сигнала.
7. Драйвер истока по п. 1, отличающийся тем, что регистр данных содержит по меньшей мере два триггера-защелки.
8. LCD устройство, содержащее драйвер истока, причем драйвер истока содержит:
двунаправленный регистр сдвига, соединенный с тайминг-контроллером; и
множество каналов передачи данных, и при этом каждый из каналов передачи данных содержит один вывод, соединенный с двунаправленным регистром сдвига, и другой вывод, соединенный с TFT, для вывода аналогового
напряжения к TFT, и при этом каждый из каналов передачи данных содержит: регистр данных и DAC;
причем DAC совместно используется двумя соседними каналами передачи данных, и DAC изменяет на противоположную полярность опорного напряжения путем приема сигнала изменения полярности линии от тайминг-контроллера, для определения полярностей выходных напряжений двух соседних каналов передачи данных.
9. LCD устройство по п. 8, отличающееся тем, что:
каждый из каналов передачи данных дополнительно содержит буферный усилитель;
DAC используется для преобразования цифрового сигнала в аналоговое напряжение для управления пикселем, причем DAC содержит:
вывод для ввода изменения полярности, соединенный с тайминг-контроллером, для приема сигнала изменения полярности линии;
вывод для ввода сигнала, соединенный с двумя регистрами данных в двух соседних каналах передачи данных, для приема цифрового сигнала; и
вывод для вывода напряжения, соединенный с двумя буферными усилителями в двух соседних каналах передачи данных, для вывода аналогового напряжения.
10. LCD устройство по п. 9, отличающееся тем, что драйвер истока
дополнительно содержит:
модуль подачи напряжения для предоставления опорного напряжения гамма-коррекции; и
модуль управления изменением полярности, для предоставления сигнала изменения полярности для управления изменением полярности и определения полярности опорного напряжения гамма-коррекции.
11. LCD устройство по п. 10, отличающееся тем, что модуль управления изменением полярности принимает тактовый сигнал и генерирует сигнал изменения полярности в каждом тактовом цикле.
12. LCD устройство по п. 9, отличающееся тем, что канал передачи данных дополнительно содержит схему сдвига уровня, которая присоединена между регистром данных и DAC, для усиления напряжения цифрового сигнала.
13. LCD устройство по п. 12, отличающееся тем, что регистр данных соединен с двунаправленным регистром сдвига, схемой сдвига уровня и тайминг-контроллером, для отклика на тактовый сигнал и поочередного хранения цифровых сигналов.
14. LCD устройство по п. 9, отличающееся тем, что буферный усилитель присоединен между DAC и TFT для усиления аналогового напряжения с целью улучшения управляющей способности цифрового сигнала.
15. LCD устройство по п. 8, отличающееся тем, что двунаправленный регистр сдвига присоединен к тайминг-контроллеру, для приема от него тактового сигнала и синхронного сигнала для последовательного управления включенным/выключенным логическими состояниями двух соседних каналов передачи данных.
11.
г 10
двунаправленный регистр сдвига
тайминг-
контроллер
канал передачи данных
_ "1 ?.20. ~?Л__ сЖ. _
канал передачи данных
г 7.1 I
J21
регистр данных
г 22
регистр данных
г22
модуль управления изменением полярности
схема сдвига уровня
схема сдвига уровня
DAC
?50
модуль подачи напряжения
Л24 | I
I2A
буферный усилитель
Фиг. 1
POL
S(2n-1)
S(2nj
Триггер-защелка-1
Триггер-защелка-1
Фиг. 2
r S3Q1
Двунаправленный регистр сдвига принимает тактовый сигнал и
синхронный сигнал из него, и последовательно управляет включенным/выключенным логическими состояниями канала
передачи данных
S302
Регистр данных в канале передачи данных поочередно сохраняет цифровые сигналы согласно тактовому сигналу
г S303
Схема сдвига уровня in канал передачи данных усиливает напряжение цифрового сигнала, в качестве переключателя опорного напряжения
S304
DAC, соединенный с двумя схемами сдвига уровня в двух соседних каналах передачи данных для приема цифрового сигнала, преобразовывает цифровой сигнал в аналоговое напряжение для управления пикселем
S305
Буферный усилитель усиливает аналоговое напряжение и отправляет усиленное аналоговое напряжение в драйвер исходных
данных TFT
Фиг. 3
контроллер
I г 1
драйвер исходных данных
драйвер исходных данных
?2.
драйвер затвора
Фиг. 4
WO 2016/165178
PCT/CN2015/078822
WO 2016/165178
PCT/CN2015/078822
WO 2016/165178
PCT/CN2015/078822
WO 2016/165178
PCT/CN2015/078822
WO 2016/165178 3 PCT/CN2015/078822
WO 2016/165178 3 PCT/CN2015/078822
WO 2016/165178
PCT/CN2015/078822
WO 2016/165178 4 PCT/CN2015/078822
WO 2016/165178 7 PCT/CN2015/078822
WO 2016/165178 7 PCT/CN2015/078822
WO 2016/165178
PCT/CN2015/078822
WO 2016/165178
PCT/CN2015/078822
WO 2016/165178 PCT/CN2015/078822
WO 2016/165178 PCT/CN2015/078822
WO 2016/165178 PCT/CN2015/078822
WO 2016/165178 PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
1/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
2/3
PCT/CN2015/078822
WO 2016/165178
3/3
PCT/CN2015/078822
WO 2016/165178
3/3
PCT/CN2015/078822
WO 2016/165178
3/3
PCT/CN2015/078822
WO 2016/165178
3/3
PCT/CN2015/078822
WO 2016/165178
3/3
PCT/CN2015/078822
WO 2016/165178
3/3
PCT/CN2015/078822