[RU]

Изобретение относится к области вычислительной техники и предназначено для построения когерентных многоканальных систем цифровой обработки сигналов. Задачей изобретения является динамически управляемая коммутация асинхронных пакетов данных с возможностью их контроля и использования синхронных вставок, встроенных в поток данных между сигнальными процессорами и процессорными кластерами. Техническим результатом является создание устройства коммутации пакетных данных между сигнальными процессорами и процессорными кластерами, имеющими LINK-интерфейсы и высокоскоростные (HS) последовательные интерфейсы с системой кодирования 8b/10b, с синхронизацией потоков данных, соответствующих HS-интерфейсам. Это достигается тем, что в устройстве коммутации, содержащем N LINK-интерфейсов, коммутатор данных, дополнительно введены K HS-интерфейсов, коммутатор опорных частот, коммутатор импульсов синхронизации, блок управления, в каждый LINK-интерфейс дополнительно введен дешифратор заголовка.

(57) Реферат / Формула:

Изобретение относится к области вычислительной техники и предназначено для построения когерентных многоканальных систем цифровой обработки сигналов. Задачей изобретения является динамически управляемая коммутация асинхронных пакетов данных с возможностью их контроля и использования синхронных вставок, встроенных в поток данных между сигнальными процессорами и процессорными кластерами. Техническим результатом является создание устройства коммутации пакетных данных между сигнальными процессорами и процессорными кластерами, имеющими LINK-интерфейсы и высокоскоростные (HS) последовательные интерфейсы с системой кодирования 8b/10b, с синхронизацией потоков данных, соответствующих HS-интерфейсам. Это достигается тем, что в устройстве коммутации, содержащем N LINK-интерфейсов, коммутатор данных, дополнительно введены K HS-интерфейсов, коммутатор опорных частот, коммутатор импульсов синхронизации, блок управления, в каждый LINK-интерфейс дополнительно введен дешифратор заголовка.

---

Евразийское (21) 201700463 (13) A1
патентное
ведомство
(12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ЕВРАЗИЙСКОЙ ЗАЯВКЕ
(43) Дата публикации заявки 2019.04.30
(22) Дата подачи заявки 2017.10.12
(51) Int. Cl.
G06F15/163 (2006.01) H04L 12/70 (2013.01) H04L 12/741 (2013.01)
(54) УСТРОЙСТВО КОММУТАЦИИ ПАКЕТНЫХ ДАННЫХ
(96) 2017000102 (RU) 2017.10.12
(71) Заявитель:
АКЦИОНЕРНОЕ ОБЩЕСТВО "ПКК МИЛАНДР" (АО "ПКК МИЛАНДР")
(RU)
(72) Изобретатель:
Букварев Евгений Александрович, Фролов Сергей Константинович, Чегодаев Андрей Владимирович, Кузнецов Станислав Евгеньевич, Рябков Андрей Павлович (RU)
(57) Изобретение относится к области вычислительной техники и предназначено для построения когерентных многоканальных систем цифровой обработки сигналов. Задачей изобретения является динамически управляемая коммутация асинхронных пакетов данных с возможностью их контроля и использования синхронных вставок, встроенных в поток данных между сигнальными процессорами и процессорными кластерами. Техническим результатом является создание устройства коммутации пакетных данных между сигнальными процессорами и процессорными кластерами, имеющими LINK-интерфейсы и высокоскоростные (HS) последовательные интерфейсы с системой кодирования 8b/10b, с синхронизацией потоков данных, соответствующих HS-интерфейсам. Это достигается тем, что в устройстве коммутации, содержащем N LINK-интерфейсов, коммутатор данных, допол- I нительно введены K HS-интерфейсов, коммутатор | опорных частот, коммутатор импульсов синхронизации, блок управления, в каждый LINK-интер-фейс дополнительно введен дешифратор заголовка.
MnKG06F 13/00
Устройство коммутации пакетных данных
Изобретение относится к области вычислительной техники и предназначено для построения когерентных многоканальных систем цифровой обработки сигналов.
Известно большое количество способов построения многоканальных вычислительных систем с использованием коммутаторов сетей на основе протоколов RapidIO, PCIExpress, SpaceFibre и других, однако их применение увеличивает стоимость и аппаратно-программную сложность аппаратуры.
Известна матрица однокристальных маршрутизаторов, соединяющая множество процессоров и метод маршрутизации с ее использованием, описанная в патенте US №9,548,945В2. В состав матрицы входят процессоры и однокристальные маршрутизаторы, соединенные с группой процессоров и между собой. Каждый маршрутизатор включает в себя входные и выходные порты, арбитры выходных портов, входной буфер для хранения входящих пакетов, таблицы маршрутизации, матрицу соединений. Маршрутизатор позволяет осуществить одноадресную и многоадресную доставку пакетов данных. В силу того, что пакеты данных в маршрутизаторе образуют очередь во входном буфере и обрабатываются в порядке этой очереди с непредсказуемой задержкой, синхронный прием потоков данных, соответствующих разным портам, невозможен. Следовательно, на основе матрицы однокристальных маршрутизаторов невозможно создать многоканальную когерентную систему обработки пакетных данных.
Известен контроллер скоростного ввода-вывода (КСВВ), описанный в патенте1Ш №161315.
Контроллер скоростного ввода-вывода содержит контроллер, в состав которого входит контроллер интерфейса, арбитр для обращений прямого доступа в память, блок управляющих регистров, блок выборки и подкачки дескрипторов, блок инжекции и эжекции сетевых пакетов, сервисный блок управления сетевыми пакетами для подключения к коммутационной панели и блок реализации интерфейса Wlink, и сетевой коммутатор, в состав которого входит пять блоков приема пакетов, пять блоков передачи пакетов и блок коммутации обменов.
Для системного программного обеспечения контроллер скоростного ввода-вывода представляет собой PCI-устройство, поддерживающее способ задания параметров процесса пересылки данных с использованием прямого доступа в память.
Полезная модель относится к области вычислительной техники и может быть использована для создания высокопроизводительных вычислительных систем на базе микропроцессоров с архитектурой "Эльбрус".
К недостаткам контроллера скоростного ввода-вывода относится высокая сложность программирования. Кроме того, на основе указанного контроллера скоростного ввода-вывода невозможно создать многоканальную когерентную систему обработки пакетных данных.
В качестве прототипа выберем коммутатор LINK-портов, описанный в патенте РФ №2405196 (заявка №2009116950/08 от 2009.05.04), структурная схема которого показана на фиг. 1. Коммутатор LINK-портов предназначен для создания коммутационной среды обмена пакетными сообщениями по LINK-интерфейсам в программно-аппаратных комплексах на основе процессоров ряда "Мультикор". Устройство содержит LINK-порты, контроллеры LINK-портов, коммутационную матрицу, блок регистров, дешифратор протокола выдачи адреса, формирователь ответного сообщения, схему сравнения, константу, счетчик номера LINK-портов, формирователь протокола RCP-2.
В коммутаторе LINK-портов входные порты предназначены для асинхронного приема пакетных данных и синхронной записи пакетов данных во входной буферный регистр. Таким образом, синхронизация потоков данных, соответствующих разным портам, невозможна, следовательно, на основе коммутатора LINK-портов невозможно создать многоканальную когерентную систему цифровой обработки сигналов.
Предлагаемое устройство позволяет преодолеть этот недостаток.
Задачей изобретения является динамически управляемая коммутация асинхронных пакетов данных возможностью их контроля и использования синхронных вставок, встроенных в поток данных между сигнальными процессорами и процессорными кластерами.
Техническим результатом является создание устройства коммутации пакетных данных между сигнальными процессорами и процессорными кластерами, имеющими LINK-интерфейсы и высокоскоростные (HS) последовательные интерфейсы с системой кодирования 8b/10b, с синхронизацией потоков данных, соответствующих HS-интерфейсам.
Это достигается тем, что в устройстве коммутации, содержащем N LINK-интерфейсов, коммутатор данных, дополнительно введены К HS-интерфейсов,
коммутатор опорных частот, коммутатор импульсов синхронизации, блок управления, в каждый LINK-интерфейс дополнительно введен дешифратор заголовка.
Для понимания принципа работы устройства коммутации в части HS-интерфейсов рассмотрим концепцию "свободного потока данных", в котором допускается наличие асинхронных служебных сообщений и синхронных вставок, встроенных в поток полезных данных. Сам по себе поток данных на блоки и кадры / примитивы при этом не разбивается. Структурирование данных при необходимости производится на следующем, логическом, уровне. Задача асинхронных служебных сообщений состоит в контроле потока данных ("flow control"), а задача синхронных вставок - обеспечение синхронизации в режиме реального времени. Такой подход позволяет максимально просто использовать возможности группы специальных символов, предоставляемые системой кодирования 8b/10b в части помехоустойчивости. Также данная концепция позволяет организовать синхронизацию и управление потоком данных, передаваемых по HS-интерфейсам, очень простыми средствами.
Изобретение поясняется рисунком (фиг.2), на котором показана структурная схема устройства коммутации. Устройство коммутации содержит N LINK-интерфейсов (11), К HS-интерфейсов (12), коммутатор данных (13), коммутатор опорных частот (14), коммутатор импульсов синхронизации (15), блок управления (16). Каждый интерфейс имеет свой уникальный номер (адрес), позволяющий его однозначно идентифицировать, причем номера LINK-интерфейсов (11) и HS-интерфейсов (12) различаются. Другими словами, эти интерфейсы имеют сквозную нумерацию, всего в устройстве коммутации может быть (N+K) интерфейсов.
Устройство коммутации ориентировано на передачу данных, организованных в пакеты. Пакет состоит из заголовка фиксированной длины, и поля данных переменной длины. Длина пакета должна быть кратна 4 байтам. В заголовке передаются адреса источника и приемника, длина поля данных, контрольная сумма заголовка и другая служебная информация.
HS-интерфейс (12) представляет собой пару HS-портов, один из которых принимает информацию (входной HS-порт), другой - передает (выходной HS-порт). LINK-интерфейс (11) представляет собой пару LINK-портов, один из которых принимает информацию (входной LINK -порт), другой - передает (выходной LINK-порт). Номера портов совпадают с номером интерфейса.
Коммутатор данных позволяет перенаправлять пакеты, приходящие на входные
порты LINK- интерфейсов (11) или HS-интерфейсов (12), на выходные порты любых
LINK- интерфейсов (11) или HS-интерфейсов (12), организуя связь типа "точка-
точка". Маршрут пакета зависит от управляющей информации в заголовке пакета и от таблицы маршрутизации, загружаемой в блок управления (16) по CAN-интерфейсу. Перенаправление пакетов осуществляется "на лету", на основании адреса получателя. Номер интерфейса определяет его приоритет. Например, если пакеты, одновременно пришедшие на входные порты интерфейсов с номерами 0 и 1 должны быть перенаправлены на один и тот же выходной порт, то на указанный порт будет направлен пакет с порта с более высоким приоритетом, т.е. с интерфейса с номером 1. В этом случае прием данных в интерфейсе 0 приостановится, и возобновится, когда требуемый выходной порт станет свободным. Однако если выходной порт уже занят, то интерфейс с более высоким приоритетом будет вынужден ожидать освобождения требуемого выходного порта.
Коммутатор данных (13), помимо перенаправления пакетов данных, позволяет отследить состояние интерфейсов на предмет ошибки (например, переполнились буферы портов) и занятость портов. Эта информация по запросу передается по интерфейсу CAN.
Управление потоком данных LINK-интерфейсов (11) осуществляется аппаратно, с помощью специальных управляющих сигналов.
Управление потоком данных HS-интерфейсов (12) выполняется вставкой в поток данных служебных сообщений - вставок контроля потока данных. Вставки контроля потока могут быть двух типов - "пауза" и "продолжение".
Помимо вставок контроля потока в потоке данных могут присутствовать служебные сообщения типа синхронных вставок (импульсов синхронизации), цель которых - обеспечение синхронизации реального времени. Служебные сообщения имеют приоритет перед потоком данных, обрабатываются "на лету" с фиксированным и известным временем обработки. Синхронные вставки имеют приоритет перед вставками контроля потока.
Для синхронизации всех HS-интерфейсов (12) один из них назначается в качестве ведущего. С него берется сигнал опорной тактовой частоты и через коммутатор опорных частот (14) этот сигнал раздается в качестве опорного для всех HS-интерфейсов (12). Ведущий HS-интерфейс (12) также является источником импульсов синхронизации, которые через коммутатор импульсов синхронизации (15) поступают на остальные HS-интерфейсы (12).
Структурная схема Н8-интерфейса(12) показана на фиг. 3.
Пакеты данных поступают на входной порт (17) HS-интерфейса в
последовательном коде. Входной порт (17) HS-интерфейса осуществляет
декодирование и преобразование последовательных данных в 16-битный параллельный код, который поступает на анализатор данных (18) HS-интерфейса. Анализатор данных (18) HS-интерфейса разделяет поток данных на служебные сообщения и информационные данные. Информационные данные записываются во входной буфер
(19) HS-интерфейса, который преобразует разрядность данных в 32 бита и хранит их на время обработки заголовка пакета.
Считывание данных из входного буфера (19) HS-интерфейса в дешифратор заголовка (20) HS-интерфейса происходит непрерывно до обнаружения заголовка, после чего прекращается до получения сигнала разрешения передачи RD_ENA. В дешифраторе заголовка (20) HS-интерфейса происходит непрерывный подсчет контрольной суммы предполагаемого заголовка пакета. Пакет данных обнаруживается при совпадении подсчитанной контрольной суммы заголовка пакета и контрольной суммы, передаваемой в составе заголовка. Дополнительно, при совпадении контрольной суммы контролируется наличие MAGIC-байта в начале заголовка. После обнаружения заголовка из него извлекается адрес приемника ADDR и передается в блок управления (16).
Дешифратор заголовка (20) HS-интерфейса пакета также формирует сигнал запроса выходного порта HDRFIND, который поступает на блок управления (16). Если запрашиваемый выходной порт свободен, то он занимается этим интерфейсом до окончания передачи пакета, а блок управления (16) в ответ посылает на входной порт сигнал разрешения передачи RD ENA. Обнаруженный пакет из дешифратора заголовка
(20) HS-интерфейса поступает на соответствующий вход коммутатора данных (13). Если требуемый выходной порт занят, то сигнал запроса HDR FIND удерживается до освобождения порта.
При заполнении входного буфера (19) HS-интерфейса выше некоторого порога формируется сигнал SEMIFULL, который поступает на блок формирования служебных вставок (21) и на вход логического элемента "ИЛИ" (22). В ответ на сигнал SEMIFULL блок формирования служебных вставок (21) формирует служебную вставку типа "пауза".
Если анализатор данных (18) HS-интерфейса обнаруживает синхронную вставку, то формируется импульс синхронизации SYNCOUT, поступающий на вход коммутатора импульсов синхронизации (15).
Если анализатор данных (18) HS-интерфейса обнаруживает вставку контроля
потока типа "пауза", то устанавливается высокий уровень сигнала FLOW CTRL,
поступающего на логический элемент "ИЛИ" и на блок формирования служебных
вставок (21), который в ответ формирует вставку типа "пауза". При обнаружении вставки типа "продолжение", анализатор данных (18) HS-интерфейса устанавливает низкий уровень сигнала FLOWCTRL.
На вход формирователя служебных вставок (21) может быть подан сигнал синхронизации SYNC IN. В этом случае формируется синхронная вставка. Сигнал SYNCIN имеет наивысший приоритет перед сигналами FLOW CTRL и SEMIFULL.
Формирователь служебных вставок (21) подключен к одному из информационных входов мультиплексора (23). На другой информационный вход мультиплексора (23) данные поступают с выходного буфера (24). Управление мультиплексором (23) осуществляется сигналом MUX SEL, который поступает с логического элемента "ИЛИ" (22). С выхода мультиплексора (23) информация поступает в выходной HS-порт (25). Если сигнал MUX SEL имеет высокий уровень, то в выходной HS-порт (25) передаются служебные сообщения, иначе - данные из выходного буфера (24).
Данные разрядностью 32 бита, предназначенные для передачи в выходной порт (25) HS-интерфейса, поступают в выходной буфер (24) HS-интерфейса, в котором они преобразуются к 16 разрядам и через мультиплексор (23) поступают на вход выходного HS-порта (25). В выходном HS-порте (25) осуществляет кодирование 8b/10b и преобразование 16-битных параллельных данных в последовательный код.
Структурная схема LINK-интерфейса показана на фиг. 4.
Пакеты данных поступают на входной порт (26) LINK-интерфейса в параллельном 4-разрядном коде. Входной порт (26) LINK-интерфейса преобразует 4-битные данные в 32-битный параллельный код, который записывается во входной буфер (27) LINK-интерфейса. Входной буфер (27) LINK-интерфейса хранит данные на время обработки заголовка пакета, а также позволяет перейти в другой частотный домен, т.к. обработка данных входного LINK-порта ведется на тактовой частоте, отличной от тактовой частоты коммутатора данных (13).
Считывание данных из входного буфера (27) LINK-интерфейса в дешифратор заголовка (28) LINK-интерфейса происходит непрерывно до обнаружения заголовка, после чего прекращается до получения сигнала разрешения передачи RD ENA. В дешифраторе заголовка (28) LINK-интерфейса происходит непрерывный подсчет контрольной суммы предполагаемого заголовка пакета. Пакет данных обнаруживается при совпадении рассчитанной контрольной суммы заголовка пакета и контрольной суммы, передаваемой в составе заголовка. Дополнительно, при совпадении контрольной суммы контролируется наличие MAGIC-байта в начале заголовка. После
обнаружения заголовка из него извлекается адрес приемника ADDR и передается в блок управления (16).
Дешифратор заголовка (28) LINK-интерфейса также формирует сигнал запроса выходного порта HDR FIND, который поступает на блок управления (16). Если запрашиваемый выходной LINK-порт (29) LINK-интерфейса свободен, то он занимается этим интерфейсом до окончания передачи пакета, а блок управления (16) в ответ посылает во входной буфер (27) LINK-интерфейса сигнал разрешения передачи RD ENA. Обнаруженный пакет из дешифратора заголовка (28) LINK-интерфейса поступает на соответствующий вход коммутатора данных (13). Если требуемый выходной LINK-порт (29) LINK-интерфейса занят, то сигнал запроса HDR_FIND удерживается до освобождения порта.
Данные, предназначенные для передачи в выходной LINK-порт (29) LINK-интерфейса, поступают в выходной буфер (30) LINK-интерфейса в параллельном 32-разрядном коде.
Обработка данных выходного LINK-порта (29) LINK-интерфейса ведется на тактовой частоте, отличной от тактовой частоты коммутатора данных (13). Выходной LINK-порт (29) LINK-интерфейса преобразует поступающие на него 32-битные данные в 4-разрядный параллельный код.
Основными функциями блока управления (16) являются прием запросов от выходных портов LINK-интерфейсов и HS-интерфейсов, прием адресов назначения пакетов и преобразование их в номера выходных портов с помощью таблиц маршрутизации, формирование на основе полученной информации сигналов управления коммутатором данных (13). Таблицы маршрутизации загружаются в блок управления (16) по CAN-интерфейсу и могут быть изменены в любое время. Возможность динамически изменять таблицу маршрутизации позволяет реализовать гибкую транспортную систему, обеспечить резервирование каналов передачи данных.
Сигналы управления коммутатором опорных частот (14) и коммутатором импульсов синхронизации (15) также загружаются по CAN-интерфейсу. По запросу по CAN-интерфейсу может быть выдана информация о состоянии интерфейсов.
Использованная литература:
1. Патент US №9,548,945 В2, опубл. 17.01.2017.
2. Патент РФ на полезную модель № 161315G06F13/00, опубл. 20.04.2016.
3. Патент РФ на изобретение №2405196 G06F15/173, опубл. 27.11.2010 - прототип.
Формула изобретения
Устройство коммутации, содержащее N LINK-интерфейсов, коммутатор данных, отличающийся тем, что введены К HS-интерфейсов, коммутатор опорных частот, коммутатор импульсов синхронизации, блок управления, причем в каждый LINK-интерфейс дополнительно введен дешифратор заголовка.
Устройство коммутации пакетных данных
LINK IN
, LINK IN
LINK OUT
HS IN
HS OUT
IF"
15 ^
CAN
LINK OUT
HS IN
HS OUT
Фиг. 2
Устройство коммутации пакетных данных
ОТЧЕТ О ПАТЕНТНОМ ПОИСКЕ
(статья 15(3) ЕАПК и правило 42 Патентной инструкции к ЕАПК)
Номер евразийской заявки:
201700463
Дата подачи: 12 октября 2017 (12.10.2017) |Дата испрашиваемого приоритета:
Название изобретения: Устройство коммутации пакетных данных
Заявитель: АКЦИОНЕРНОЕ ОБЩЕСТВО "ПКК МИЛАНДР" (АО "ПКК МИЛАНДР")
I I Некоторые пункты формулы не подлежат поиску (см. раздел I дополнительного листа) I I Единство изобретения не соблюдено (см. раздел II дополнительного листа)
А. КЛАССИФИКАЦИЯ ПРЕДМЕТА ИЗОБРЕТЕНИЯ: G06F15/163 (2006.01)
Н04Ы2/70 (2013.01) H04L 12/741 (2013.01)
Согласно Международной патентной классификации (МПК) или национальной классификации и МПК
Б. ОБЛАСТЬ ПОИСКА:
Минимум просмотренной документации (система классификации и индексы МПК)
G06F 1/00-17/50, 21/00-21/88, H04L 9/00-9/38, 12/00-12/955, 29/00-29/14, G05B 1/00-1/70, Н04В 1/00-1/76
Другая проверенная документация в той мере, в какой она включена в область поиска:
В. ДОКУМЕНТЫ, СЧИТАЮЩИЕСЯ РЕЛЕВАНТНЫМИ
Категория*
Ссылки на документы с указанием, где это возможно, релевантных частей
Относится к пункту №
А А А А
RU 2405196 С1 (ФЕДЕРАЛЬНОЕ ГОСУД АРСТВЕННОЕ УНИТАРНОЕ ПРЕДПРИЯТИЕ НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ "СУБМИКРОН") 27.11.2010
RU 2075778 С1 (ПРИСЯЖНЮК СЕРГЕЙ ПРОКОФЬЕВИЧ и др.) 20.03.1997
US 2007/0280223 Al (HAMMERHEAD SYSTEMS, INC) 06.12.2007
US 2004/0264467 Al (INFINEON TECHNOLOGIES AG) 30.12.2004
US 5523999 A (FUJITSU LIMITED) 04.06.1996
последующие документы указаны в продолжении графы В
Особые категории ссылочных документов: "А" документ, определяющий общий уровень техники "Е" более ранний документ, но опубликованный на дату
подачи евразийской заявки или после нее "О" документ, относящийся к устному раскрытию, экспонированию и т.д.
"Р" документ, опубликованный до даты подачи евразийской
заявки, но после даты испрашиваемого приоритета "D" документ, приведенный в евразийской заявке
I I данные о патентах-аналогах указаны в приложении
Т более поздний документ, опубликованный после даты
приоритета и приведенный для понимания изобретения "X" документ, имеющий наиболее близкое отношение к предмету
поиска, порочащий новизну или изобретательский уровень,
взятый в отдельности
"Y" документ, имеющий наиболее близкое отношение к предмету
поиска, порочащий изобретательский уровень в сочетании с
другими документами той же категории
" &" документ, являющийся патентом-аналогом
"L" документ, приведенный в других целях
Дата действительного завершения патентного поиска:
19 января 2018 (19.01.2018)
Наименование и адрес Международного поискового органа: Федеральный институт промышленной собственности
РФ, 125993,Москва, Г-59, ГСП-3, Бережковская наб., д. 30-1.Факс: (499) 243-3337, телетайп: 114818 ПОДАЧА
Уполномоченное лицо:
О. В. Кишкович
Телефон № (499) 240-25-91
(19)
(19)
(19)